# CON. to KR 2000-0023177

# NON-VOLATILE SEMICONDUCTOR MEMORY, AND METHODS FOR VERIFYING AND READING NON-VOLATILE SEMICONDUCTOR MEMORY

Patent number:

JP2000276887

Publication date:

2000-10-06

Inventor:

**NOBUKATA HIROMI** 

Applicant:

**SONY CORP** 

Classification:

- international:

G11C16/02; G11C16/06; H01L27/115; H01L21/8247;

H01L29/788; H01L29/792

- european:


Application number: JP19990247341 19990901

Priority number(s):

#### Abstract of JP2000276887

PROBLEM TO BE SOLVED: To reduce a circuit scale by setting a word line voltage to plural steps according to a threshold voltage distribution at verifying operation, controlling a bit line so that it is pre-charged or not precharged according to a latch circuit data, detecting whether or not a threshold value of a memory ceil exceeds a word line voltage, and defining the latch circuit according to the detected output.

SOLUTION: This non-volatile semiconductor memory is comprised of a memory cell array 21, a bit line voltage generating circuit 22, and a read/verify control circuit 23. Verify-read operation is performed by sequentially lowering the voltages of word lines WL0-WL15. By making one of the voltages VB0-VB2 to the power source voltage and the others to the ground level, controlling NMOS transistor n3-n8 according to write data held by latch circuits LQ2, LQ1, and making a charging current flow to bit lines BL0, BL1 from one of the voltages VB0-VB2, the other write data are made off the object for verification.



Data supplied from the esp@cenet database - Worldwide

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-276887 (P2000-276887A)

(43)公開日 平成12年10月6日(2000.10.6)

5F083 EP76 ER00 ER22 GA30 LA09

LA10 ZA21


(51) Int.Cl.7 ·	識別記号	FΙ	テーマコート*(参考)
G11C 16/02		G11C 17/00	611A 5B025
16/06			634G 5F001
H01L 27/115			641 5F083
21/8247	7	H01L 27/10	4 3 4
29/788		29/78	371
	審査請求	未請求 請求項の数12 OL	(全 61 頁) 最終頁に続く
(21)出顧番号	特願平11-247341	(71)出題人 000002185	
		ソニー株式会	社
(22)出顧日	平成11年9月1日(1999.9.1)	東京都品川区	北品川6丁目7番35号
		(72)発明者 信方 浩美	
(31)優先権主張番号	·特顧平10-261303	東京都品川区北品川6丁目7番35号 ソニ	
(32)優先日	平成10年9月16日(1998:9:16)	一株式会社内	
(33)優先権主張国	日本《何·P)	(74)代理人 100082762	
(31)優先権主張番号	特膜平均=14743	弁理士 杉浦	正知
(32)優先日	平成11年1月20日(1999.1.20)	Fターム(参考) 5B025 AA	U3 ABO1 ACO1 ADO3 ADO4
(33)優先権主張国	B本《 <b>(</b> 字字) <sup>(4)</sup>	AD	05 AD09 AD11
		5F001 AD	53 AF20


(54) 【発明の名称】 不揮発性半導体記憶装置、並びに不揮発性半導体記憶装置のペリファイ方法及び読み出し方法

### (57)【要約】

【課題】 例えば、多値のデータをメモリセルに記録するフラッシュ型の半導体記憶装置において、ベリファイおよび読み出しのための回路の削減を図る。

【解決手段】 ベリファイ時において、ワード線電圧を VVF3 に設定するときにはラッチデータ" 00" のとき のみビット線をプリチャージし、ワード線電圧を VVF2 に設定するときにはラッチデータ" 01" のときのみビット線をプリチャージし、ワード線電圧を VVF1 に設定するときにはラッチデータ" 10" のときのみビット線をプリチャージすることで、ベリファイ時の回路構成が簡単化される。また、読み出し時においては、それまでラッチデータの反転がないときのみビット線をプリチャージすることで、読み出し時の回路構成が簡単化される。





#### 【特許請求の範囲】

【請求項1】 ワード線およびビット線への印加電圧に応じて電荷蓄積部に蓄積された電荷量が変化し、その変化に応じてしきい値電圧が変化し、しきい値電圧に応じた値のデータを記憶するメモリセルを有し、nビットの多値データをメモリセルに書き込む不揮発性半導体記憶装置であって、

書き込み時に書き込みデータがラッチされると共に、ベリファイ時にデータが十分に書き込まれると所定のデータに設定され、更に、読み出し時に読み出しデータが設定されるn個のラッチ回路と、

書き込み時に上記ラッチ回路にラッチされているデータに応じたビット線電圧に設定する書き込み制御手段と、ベリファイ時に、ワード線電圧をしきい値電圧の分布状態に応じて設定し、上記メモリセルのしきい値が上記ワード線に印加された電圧を越えているかどうかにより上記ラッチ回路を確定し、上記ベリファイ時にデータが十分に書き込まれると上記ラッチ回路に所定のデータが設定されるように制御するベリファイ制御手段と、

読み出し時に、ワード線電圧をしきい値電圧の分布状態 に応じて設定し、上記メモリセルのしきい値が上記ワー ド線に印加された電圧を越えているかどうかにより上記 ラッチ回路を確定して、読み出されたデータがラッチ回 路に設定されるように制御する読み出し制御手段とを備 え

上記ベリファイ制御手段は、ベリファイ動作時に、ワード線電圧をしきい値電圧の分布状態に応じて複数の段階に設定し、上記ラッチ回路にラッチされているデータに応じて上記ビット線をプリチャージする/しないように制御し、上記メモリセルに電流が流れるかどうかにより上記メモリセルのしきい値が上記ワード線に印加された電圧を越えているかどうかを検出し、上記検出出力に応じて上記ラッチ回路を確定して、上記ベリファイ時にデータが十分に書き込まれると上記ラッチ回路に所定のデータが設定されるようにしたことを特徴とする不揮発性半導体記憶装置。

【請求項2】 上記メモリセルは、その一端及び他端が ゲート電圧に応じて導通状態が制御される選択トランジ スタを介してビット線及びソース線に接続されたメモリ ストリングからなるようにした請求項1に記載の不揮発 性半導体記憶装置。

【請求項3】 上記ベリファイ制御手段は、最下位ビットを除いて上記ラッチ回路に所定のデータがラッチされているときにのみ、上記ビット線にプリチャージ電流を流すように制御する手段と、上記最下位ビットの状態に応じて、上記ラッチ回路の状態が反転しないように制御する手段とを含む請求項1に記載の不揮発性半導体記憶装置。

【請求項4】 上記ベリファイ制御手段は、最下位ビットを除いて上記ラッチ回路に所定のデータがラッチされ

ているときにのみ、上記ビット線にプリチャージ電流を流すように制御する手段と、上記最下位ビットの状態に応じて、上記ビット線のディスチャージをするように制御する手段とを含む請求項1に記載の不揮発性半導体記憶装置。

【請求項5】 上記メモリセルには、(n=2)ビットの多値データを書き込むようにした請求項1に記載の不揮発性半導体記憶装置。

【請求項6】 上記メモリセルには、(n=3)ビットの多値データを書き込むようにした請求項1に記載の不揮発性半導体記憶装置。

【請求項7】 ワード線およびビット線への印加電圧に 応じて電荷蓄積部に蓄積された電荷量が変化し、その変 化に応じてしきい値電圧が変化し、しきい値電圧に応じ た値のデータを記憶するメモリセルを有し、nビットの 多値データをメモリセルに書き込む不揮発性半導体記憶 装置であって、

書き込み時に書き込みデータがラッチされると共に、ベリファイ時にデータが十分に書き込まれると所定のデータに設定され、更に、読み出し時に読み出しデータが設定されるn個のラッチ回路と、

書き込み時に上記ラッチ回路にラッチされているデータ に応じたビット線電圧に設定する書き込み制御手段と、 ベリファイ時に、ワード線電圧をしきい値電圧の分布状態に応じて設定し、上記メモリセルのしきい値が上記ワード線に印加された電圧を越えているかどうかにより上記ラッチ回路を確定し、上記ベリファイ時にデータが十分に書き込まれると上記ラッチ回路に所定のデータが設定されるように制御するベリファイ制御手段と、

読み出し時に、ワード線電圧をしきい値電圧の分布状態 に応じて設定し、上記メモリセルのしきい値が上記ワー ド線に印加された電圧を越えているかどうかにより上記 ラッチ回路を確定して、読み出されたデータがラッチ回 路に設定されるように制御する読み出し制御手段とを備 え

上記読み出し制御手段は、読み出し時に、ワード線電圧をしきい値電圧の分布状態に応じて複数の段階に設定し、前回までに上記ラッチ回路のノードの反転が生じていないときにのみ、上記ビット線をプリチャージし、上記メモリセルに電流が流れるかどうかにより上記メモリセルのしきい値が上記ワード線に印加された電圧を越えているかどうかを検出し、上記検出出力に応じて上記ラッチ回路を確定して、上記読み出し時に上記ラッチ回路に読み出しデータが設定されるようにしたことを特徴とする不揮発性半導体記憶装置。

【請求項8】 上記メモリセルは、その一端及び他端が ゲート電圧に応じて導通状態が制御される選択トランジ スタを介してビット線及びソース線に接続されたメモリ ストリングからなるようにした請求項7に記載の不揮発 性半導体記憶装置。 【請求項9】 上記メモリセルには、(n=2)ビットの多値データを書き込むようにした請求項7に記載の不揮発性半導体記憶装置。

【請求項10】 上記メモリセルには、(n=3)ビットの多値データを書き込むようにした請求項7に記載の不揮発性半導体記憶装置。

【請求項11】 ワード線およびビット線への印加電圧 に応じて電荷蓄積部に蓄積された電荷量が変化し、その 変化に応じてしきい値電圧が変化し、しきい値電圧に応 じた値のデータを記憶するメモリセルを有し、nビット の多値データをメモリセルに書き込む不揮発性半導体記 憶装置のベリファイ方法であって、

ワード線電圧をしきい値電圧の分布状態に応じて複数の段階に設定し、

上記ラッチ回路にラッチされているデータに応じてビット線をプリチャージする/しないように制御し、上記メモリセルに電流が流れるかどうかにより上記メモリセルのしきい値が上記ワード線に印加された電圧を越えているかどうかを検出し、

上記検出出力に応じて上記ラッチ回路を確定して、上記 ベリファイ時にデータが十分に書き込まれると上記ラッ チ回路に所定のデータが設定されるようにしたことを特 徴とする不揮発性半導体記憶装置のベリファイ方法。

【請求項12】 ワード線およびビット線への印加電圧 に応じて電荷蓄積部に蓄積された電荷量が変化し、その 変化に応じてしきい値電圧が変化し、しきい値電圧に応 じた値のデータを記憶するメモリセルを有し、nビット の多値データをメモリセルに書き込む不揮発性半導体記 憶装置の読み出し方法であって、

ワード線電圧をしきい値電圧の分布状態に応じて複数の 段階に設定し、

前回までに上記ラッチ回路のノードの反転が生じていないときにのみ、上記ビット線をプリチャージし、

上記メモリセルに電流が流れるかどうかにより上記メモ リセルのしきい値が上記ワード線に印加された電圧を越 えているかどうかを検出し、

上記検出出力に応じて上記ラッチ回路を確定して、上記 読み出し時に上記ラッチ回路に読み出しデータが設定さ れるようにしたことを特徴とする不揮発性半導体記憶装 置の読み出し方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は、フラッシュ型のメモリセルに例えば4値(2ビット)もしくは8値(3ビット)のデータを記録する多値型構成に用いて好適な不揮発性半導体記憶装置並びに不揮発性半導体記憶装置のベリファイ方法及び読み出し方法に関する。

## [0002]

【従来の技術】フラッシュメモリ等の不揮発性半導体記 **憶装置においては、1**個のメモリセルトランジスタに 「0」、「1」の2つの値をとるデータを記録する2値型のセル構造が通常である。しかしながら、2値型の構成の半導体記憶装置では、記憶容量に限界がある。特に、このような半導体記憶装置は、ビデオデータやオーディオデータの記録に用いることが考えられており、長時間のビデオデータやオーディオデータを記録できるような大容量のものが望まれている。そこで、1個のメモリセルに多値のデータを記録できるようにすることが提案されている。

【0003】ところが、1個のセルに対する記憶レベルを例えば4値もしくは8値にすると、ベリファイのための回路や読み出しのための回路が複雑化し、回路規模が大きくなるという問題が生じている。

【0004】図16は、先に本願出願人により提案されている記憶多値レベルが4値に対応した不揮発性半導体記憶装置の一例である。図16に示すように、この不揮発性半導体記憶装置は、メモリアレイ211と、ビット線電圧発生回路212と、読み出し/ベリファイ制御回路213とにより構成される。

【0005】メモリアレイ211は、メモリストリングを複数マトリクス状に配列した構成とされている。一方のメモリストリングはビット線BL0に接続され、他方のメモリストリングはビット線BL1に接続される。

【0006】メモリストリングは、フローティングゲートを有する不揮発性半導体記憶装置からなるメモリセルトランジスタが直列に接続されたNANDストリングからなる。このNANDストリングのメモリセルトランジスタのドレインが選択ゲートを夫々介してビット線BL0、BL1に接続される。同一行のメモリセルの制御ゲートが共通のワード線に接続される。セルフブーストを用いて4値の多値データがページ単位でメモリセルに書き込まれる。

【0007】ビット線電圧発生回路212は、NMOSトランジスタn101~n108及びインバータの入出力同士を結合してなるラッチ回路LQ2、LQ1により構成される。また、ビット線電圧発生回路212からは、VB1、VB2の供給ラインが導出される。

【0008】ビット線電圧発生回路212により、書き込み時に、書き込みデータに応じたビット線電圧が発生され、メモリアレイ211のメモリセルに与えられる。また、ビット線電圧発生回路212には、ラッチ回路LQ2、LQ1が含まれている。ベリファイ時には、ビット線電圧発生回路212のラッチ回路LQ2、LQ1の記憶ノードQ2、Q1は、メモリアレイ211のメモリセルに書き込みが十分に行なわれると、"11"に設定される。読み出し時には、メモリアレイ211のメモリセルのしきい値が検出されてデータの読み出しが行なわれる。この時、ラッチ回路LQ2、LQ1の記憶ノードQ2、Q1には、読み出されたデータが格納される。

【〇〇〇9】読み出し/ベリファイ制御回路213は、

NMOSトランジスタn109~n119から構成される。この読み出し/ベリファイ制御回路213は、読み出し時又はベリファイ時に、ラッチ回路LQ2、LQ1の状態を制御するものである。読み出し/ベリファイ制御回路213からは、信号φLAT1~φLAT4の供給ラインが導出される。この信号φLAT1~φLAT4の供給ラインに、パルス状の信号が供給される。読み出し/ベリファイ制御回路213のNMOSトランジスタn109、n110のゲート電極は、ノードSAに接続されている。ノードSAは、メモリアレイ211のメモリセルのしきい値を検出するためのノードとなる。

【0010】ノードSAとビット線BL0との間には、高耐圧のNMOSトランジスタH103が接続されている。また、ノードSAとビット線BL1との間に、高耐圧のNMOSトランジスタH104が接続されている。NMOSトランジスタH103のゲート電極にアドレスデコード信号AnBが供給される。NMOSトランジスタH104のゲート電極にアドレスデコード信号AnNが供給される。なお、電源電圧Vcc(例えば、3.3 V)の供給ラインとビット線BL0との間には、高耐圧のNMOSトランジスタH101が接続されており、電源電圧Vccの供給ラインとビット線BL1との間には、高耐圧のNMOSトランジスタH102が接続されている。NMOSトランジスタH101のゲート電極に制御信号INHBが供給される。NMOSトランジスタH102のゲート電極に制御信号INHNが供給される。

【0011】ノードSAと接地ラインGNDとの間に、NMOSトランジスタn102が接続される。ノードSAと電源電圧Vccの供給ラインとの間に、PMOSトランジスタp101が接続される。NMOSトランジスタn102のゲート電極には、リセット信号RST1が供給される。PMOSトランジスタp101のゲート電極には、信号Vrefが供給される。

【0012】ノードSAとビット線電圧発生回路212との間には、NMOSトランジスタn101が設けられている。すなわち、NMOSトランジスタn101のドレインがノードSAに接続される。NMOSトランジスタn101のソースがNMOSトランジスタn103、n105、n107のドレインに接続される。NMOSトランジスタn101のゲート電極には、制御信号PGMが供給される。

【0013】NMOSトランジスタn101のソースと電圧VB1の供給ラインとの間に、NMOSトランジスタn105、n106が直列に接続される。NMOSトランジスタn101のソースと電圧VB2の供給ラインとの間に、NMOSトランジスタn107、n108が直列に接続される。NMOSトランジスタn101のソースと接地ラインとの間に、NMOSトランジスタn103、n104が直列に接続される。

【0014】ラッチ回路LQ2、LQ1は、夫々、記憶

ノードQ2、Q1と、その反転記憶ノード/Q2、/Q1を有している。なお、/は反転を示すバーを意味している。

【0015】ラッチ回路LQ2の反転記憶ノード/Q2は、NMOSトランジスタn104、n106のゲート電極に接続される。ラッチ回路LQ2の記憶ノードQ2は、NMOSトランジスタn108のゲート電極に接続される。

【0016】ラッチ回路LQ1の反転記憶ノード/Q1 は、NMOSトランジスタn103、n107のゲート 電極に接続される。ラッチ回路LQ1の記憶ノードQ1 はNMOSトランジスタn105のゲート電極に接続される。

【0017】また、ラッチ回路LQ2の記憶ノードQ2、ラッチ回路LQ1の記憶ノードQ1の夫々と接地ラインとの間に、NMOSトランジスタn111、n112が夫々接続される。NMOSトランジスタn111、n112のゲート電極がリセット信号RST2の供給ラインに接続される。

【0018】読み出し/ベリファイ制御回路213において、NMOSトランジスタn109、n110のゲート電極は、ノードSAに接続される。NMOSトランジスタn109のドレインがラッチ回路LQ2の反転記憶ノード/Q2に接続される。NMOSトランジスタn110のドレインがラッチ回路LQ1の反転記憶ノード/Q1に接続される。

【0019】NMOSトランジスタn109のソースと接地ラインとの間に、直列接続されたNMOSトランジスタn113、n114が接続される。また、NMOSトランジスタn113に並列にNMOSトランジスタn115が接続される。

【0020】NMOSトランジスタn110のソースと接地ラインとの間に、NMOSトランジスタn118、n119が直列に接続されるとともに、これと並列的に、NMOSトランジスタn116、n117が直列に接続される。

【0021】読み出し/ベリファイ制御回路213からは、信号φLAT1~φLAT4の供給ラインが導出される。NMOSトランジスタn119のゲート電極が信号φLAT1の供給ラインに接続される。NMOSトランジスタn117のゲート電極が信号φLAT2の供給ラインに接続される。NMOSトランジスタn114のゲート電極が信号φLAT3の供給ラインに接続される。NMOSトランジスタn113のゲート電極が信号φLAT4の供給ラインに接続される。

【0022】ラッチ回路LQ2の反転記憶ノード/Q2は、NMOSトランジスタn116のゲート電極に接続される。ラッチ回路LQ2の記憶ノードQ2は、NMOSトランジスタn118のゲート電極に接続される。ラッチ回路IQ1の記憶ノードQ1は、NMOSトランジ

スタn 1 1 5 のゲート電極に接続される。

【0023】ラッチ回路LQ2の記憶ノードQ2が図示せずも所定のトランジスタを介してデータバスラインに接続される。また、ラッチ回路LQ1の記憶ノードQ1が図示せずも所定のトランジスタを介してデータバスラインに接続される。

【0024】次に、書き込み動作を説明する。スタンバイ時には、信号PGMがローレベルに設定され、NMOSトランジスタn101が非導通状態に保持され、ビット線BLO、BL1がビット線電圧発生回路212のラッチ回路LQ2、LQ1から切り離されている。

【0025】そして、リセット信号RST1がハイレベルに設定され、信号AnB、AnNが(Vcc-Vth)に設定され、ビット線BLO、BL1が接地レベルに設定されている。なお、このとき、信号INHB、INHNがローレベルに設定されている。

【0026】この状態で書き込みが起動された場合、データバスからの書き込みデータがラッチ回路LQ2、LQ1に取り込まれて保持される。

【0027】その後、信号RST1がローレベルに切り換えられ、ビット線BLO、BL1が接地ラインから切り離される。そして、信号AnB、AnNがVcc以上のハイレベル(例えば読み出し時のパス電圧)に設定されるとともに、信号Vrefがローレベルとされ、PMOSトランジスタp101が導通状態に保持される。これにより、全ビット線BLO、BL1が電源電圧Vccに充電される。

【0028】書き込み時には、アドレス信号で選択されない方のアドレス、例えばAnNが接地レベルとなり、同時に制御信号INHNがVc以上のハイレベルに設定される。そして信号PGMがハイレベルに設定され、電圧VB2および電圧VB1が(VB2>VB1>0)の関係の所定の電圧に設定される。

【0029】書き込みデータが"00"の場合には、ラッチ回路LQ2及びLQ1の反転ノード/Q2及び/Q1はハイレベルである。このため、NMOSトランジスタn103、n104が導通状態となり、ビット線BL0は、接地レベルになる。

【0030】書き込みデータが"01"の場合には、NMOSトランジスタn105、n106が導通状態となり、ビット線BL0は、電圧VB1に設定される。

【0031】書き込みデータが"10"の場合には、N MOSトランジスタn107、n108が導通状態となり、ビット線BL0は、電圧VB2に設定される。

【0032】書き込みデータが"11"の場合には、電 圧VB2、VB1および接地ラインとの間の何れのパスもビット線と遮断される。このため、ビット線の電圧は、Vccレベルに保持される。

【0033】以上のプロセスにより、選択ビット線BL 0が書き込みデータに応じた電圧に設定された後、ワー ド線が書き込み電圧に設定され、非選択のワード線が書き込みパス電圧に設定されて、書き込みが行なわれる。 【0034】次に、ベリファイ読み出し動作について図 17のタイミングチャートに関連付けて説明する。なお、偶数ビット線側が選択されているものとする。

【0035】ベリファイ動作では、1回の書き込みが終 了する毎に"00"、"01"、"10"の書き込みチェックが行なわれる。

【0036】この例では、高いレベルからベリファイが 行なわれる。すなわち、ワード線電圧をVVF3 → VVF2 → VVF1 へ順次下げてベリファイが行なわれる。以下、 ベリファイ動作を具体的に説明する。

【0037】先ず、信号Vrefがローレベルに設定され、PMOSトランジスタp101が導通状態に保持されるとともに、信号RST1がローレベルに設定され、NMOSトランジスタn102が非導通状態に保持される。また、信号AnBがVanB(VanB=Vcc-Vth)に設定され、ビット線の電圧が信号AnBのレベルからバックバイアスのかかったしきい値電圧Vth'だけ降下した電圧に充電されたあと、NMOSトランジスタH103はカットオフし、ノードSAは電源電圧Vccに充電される。。

【0038】一定時間経過後、信号Vref は、ビット線のリーク電流を補償するだけの電流をPMOSトランジスタp101に流すことができる電圧に設定され、非選択メモリセルのワード線にP5Vが設定され、選択セルが接続されたワード線に、VVF3が印加される。

【0039】先ず、書き込みデータが"00"のベリファイが行なわれる。このとき、選択ワード線電圧はVVF3に設定される。

【0040】ここで、メモリセルのしきい値電圧Vthがワード線電圧VVF3より大きい(Vth>VVF3)場合には、セルに電流が流れないことにより、ビット線電圧は変化せず、ノードSAは電源電圧Vccに保持され、NMOSトランジスタn109、n110が導通状態に保持される。

【0041】そして、一定時間経過後、パルス状の信号 である信号φLAT1、φLAT3、φLAT4が図1 7に示すタイミングでハイレベルに設定される。

【0042】信号 φ L A T 3 および φ L A T 4 がハイレベルの期間では、N M O S トランジスタ n 1 1 3、 n 1 1 4 がともに導通状態に切り換わる。このとき、N M O S トランジスタ n 1 0 9 が導通状態であるから、ラッチ回路 L Q 2 の反転ノード/Q 2 がローレベルになり、ラッチ回路 L Q 2 のノードQ 2 がハイレベルに反転する。【0043】信号 φ L A T 1 がハイレベルの期間では、N M O S トランジスタ n 1 1 8 のゲート電極がラッチ回路 L Q 2 のノードのレベルが反転するこ

とによりハイレベルに設定されているため、NMOSト

ランジスタn118も導通状態に切り換わり、ラッチ回路LQ1の反転ノード/Q1がローレベルになり、ラッチ回路LQ1のノードQ1がハイレベルに反転する。 【0044】以上により、書き込みデータが"00"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF3より大きい(Vth>VVF3)場合、ラッチ回路LQ2、LQ1のラッチデータは"11"に反転し、以後、再書き込みではビット線BLは電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない。

【0045】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF3 より小さい(Vth<VVF3)場合には、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタH103がオンして、電荷の再配分が起こり、ノードSAの電位はビット線電圧と略等しい(VAnB - Vth')となる。ノードSAの電位が(VAnB - Vth')では、NMOSトランジスタn109、n110は完全に導通することはできない。

【0046】そして、一定時間経過後、パルス状の信号である信号 φ LAT1、 φ LAT3、 φ LAT4が図17に示すタイミングでハイレベルに設定される。

【0047】信号ゥレAT3およびゥレAT4がハイレベルの期間では、NMOSトランジスタn113、n114が導通状態に切り換わる。NMOSトランジスタn113、n114が導通状態に切り換わるが、NMOSトランジスタn109が完全に導通しないため、ラッチ回路レQ2のノードの反転は起こらない。

【0048】信号

のNMOSトランジスタN119が導通状態に切り換わる。このとき、NMOSトランジスタn116が非導通なので(ラッチ回路LQ2のノードの反転は起きていないから)、ラッチ回路LQ1のノードの反転は起こらない。

【0049】以上により、書き込みデータが"00"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF3より小さい(Vth<VVF3)場合、ラッチ回路LQ2、LQ1のラッチデータは"00"のまま変化せず、再書き込み時に、ビット線電圧が書き込み電位に設定されて書き込みが行なわれる。

【0050】次に、書き込みデータが"01"のベリファイが行なわれる。このとき、選択ワード線電圧はVVF2に設定される。

【0051】ここで、メモリセルのしきい値電圧Vthがワード線電圧VVF2より大きい(Vth>VVF2)場合には、セルに電流が流れないことにより、ビット線電圧は変化せず、ノードSAは電源電圧Vccに保持され、NMOSトランジスタn109、n110が導通状態に保持される。

【0052】そして、一定時間経過後、パルス状の信号

である信号 φ LAT 3 が図 1 7 に示すタイミングでハイレベルに設定される。

【0053】信号øLAT3がハイレベルの期間では、NMOSトランジスタn114が導通状態に切り換わる。このとき、NMOSトランジスタn115のゲート電極がラッチ回路LQ1のQ1出力によりハイレベルに設定されているため、NMOSトランジスタn115も導通状態に切り換わり、ラッチ回路LQ2の反転ノード/Q2がローレベルになり、ラッチ回路LQ2のノードQ2がハイレベルに反転する。

【0054】以上により、書き込みデータが"01"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF2より大きい(Vth>VVF2)場合、ラッチ回路LQ2、LQ1のラッチデータは"11"に反転し、以後、再書き込みではビット線BLは電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない。

【0055】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF2 より小さい(Vth<VVF2 )場合には、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタH103がオンして、電荷の再配分が起こり、ノードSAの電位はビット線電圧と略等しい(VAnB - Vth)となる。ノードSAの電位が(VAnB - Vth)では、NMOSトランジスタn109、n110は完全に導通することはできない。

【0056】そして、一定時間経過後、パルス状の信号である信号 φ LAT3 が図17に示すタイミングでハイレベルに設定される。

【0057】信号

のMOSトランジスタn114が

事通状態に切り換わる。このとき、NMOSトランジスタn109が

等通しないため、ラッチ回路LQ2のノードの反転は起こらない。

【0058】次に、書き込みデータが"10"のベリファイが行われる。このとき、選択ワード線電圧はVVF1に設定される。

【0059】ここで、メモリセルのしきい値電圧Vthがワード線電圧VVF1より大きい(Vth>VVF1)場合には、セルに電流が流れないことにより、ビット線電圧は変化せず、ノードSAは電源電圧Vccに保持され、NMOSトランジスタn109、n110が導通状態に保持される。

【0060】そして、一定時間経過後、パルス状の信号である信号φLAT1が図17に示すタイミングでハイレベルに設定される。

【0061】信号øLAT1がハイレベルの期間では、 NMOSトランジスタn119が導通状態に切り換わる。このとき、NMOSトランジスタn118のゲート 電極がラッチ回路LQ2のQ2出力によりハイレベルに 設定されているため、NMOSトランジスタn118も 導通状態に切り換わり、ラッチ回路しQ1の反転ノード /Q1がローレベルになり、ラッチ回路しQ1のノード Q1がハイレベルに反転する。

【0062】以上により、書き込みデータが"10"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF1より大きい(Vth>VVF1)場合、ラッチ回路しQ2、LQ1のラッチデータは"11"に反転し、以後、再書き込みではビット線BLは電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない。

【0063】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF1 より小さい(Vth<VVF1)場合には、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタH103がオンして、電荷の再配分が起こり、ノードSAの電位はビット線電圧と略等しい(VAnBーVth')となる。ノードSAの電位が(VAnBーVth')では、NMOSトランジスタn109、n110は完全に導通することはできない。

【0064】そして、一定時間経過後、パルス状の信号である信号もLAT1が図17に示すタイミングでハイレベルに設定される。

【0065】信号のLAT1がハイレベルの期間では、NMOSトランジスタn119が導通状態に切り換わる。このとき、NMOSトランジスタn110が完全に導通しないため、ラッチ回路LQ1のノードの反転は起こらない。

【0066】以上により、書き込みデータが"10"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF1より小さい(Vth<VVF1)場合、ラッチ回路LQ2、LQ1のラッチデータは"10"のまま変化せず、再書き込み時に、ビット線電圧が書き込み電位に設定されて書き込みが行なわれる。

【0067】そして、ワード線電圧VVF1でのベリファイが終了した段階で、全ラッチデータの反転信号のワイヤードORがとられ、1つでも"0"があれば、ワイヤードORの結果はローレベルとなって、再書き込みプロセスに移行し、全てが"1"となっていれば、書き込みが終了する。以上の書き込み及びベリファイサイクルが全てのメモリセルの書き込み十分と判定されるか、所定回数に達するまで繰り返される。

【0068】次に、読み出し動作について図18のタイミングチャートに関連付けて説明する。読み出し時には、ベリファイ時と同様に、高いレベルから読み出しが行なわれる。すなわち、ワード線電圧をVRD3→VRD2→VRD1へ順次下げて読み出しが行なわれる。なお、偶数ビット線側が選択されているものとする。

【0069】読み出し時には、先ず、読み出し動作に先立って、信号RST2が一定期間ハイレベルに保持され

てラッチ回路LQ2およびLQ1のリセットがなされる。そして、ベリファイ時と同様に、信号Vrefがローレベルに設定され、PMOSトランジスタp101が導通状態に保持されると共に、信号RST1がローレベルに設定され、NMOSトランジスタn102が非導通状態に保持される。また、信号AnBがVanB(VanB = Vcc - Vth)に設定され、ビット線の電圧が信号AnBのレベルからバックバイアスのかかったしきい値電圧Vth'だけ降下した電圧に充電されたあと、NMOSトランジスタH103はカットオフし、ノードSAは電源電圧Vccに充電される。

【0070】一定時間経過後、信号Vref は、ビット線のリーク電流を補償するだけの電流をPMOSトランジスタp101に流すことができる電圧に設定され、非選択メモリセルのワード線にP5Vが設定され、選択セルが接続されたワード線に、VRD3が印加される。

【0071】ワード線電圧がVRD3 での読み出しの結果、メモリセルのしきい値電圧Vthがワード線電圧VRD3より大きい(Vth>VRD3)場合、セル電流が流れないことにより、ノードSAは電源電圧Vccに保持される。このとき、NMOSトランジスタn109、n110が導通状態となる。

【0072】そして、一定時間経過後、パルス状の信号である信号φLAT3、φLAT4、φLAT1が図1 8に示すタイミングでハイレベルに設定され、NMOSトランジスタn113、n114が導通状態に設定される。

【0073】メモリセルのしきい値電圧Vthがワード線電圧VRD3 より大きい場合、NMOSトランジスタn109は導通している。したがって、ラッチ回路LQ2の反転ノード/Q2が「0」になり、ラッチ回路LQ2のノードQ2が「1」に反転する。

【0074】信号のLAT1がハイレベルに設定されると、NMOSトランジスタn119が導通状態に設定される。このとき、NMOSトランジスタn118のゲート電極がラッチ回路LQ2のQ2出力によりハイレベルに設定されているため、NMOSトランジスタn118も導通状態に切り換わっている。そして、NMOSトランジスタn110は導通している。したがって、信号のLAT1がハイレベルに設定されると、ラッチ回路LQ1の反転ノード/Q1が「0」になり、ラッチ回路LQ1のノードQ1が「1」に反転する。

【0075】以上により、メモリセルのしきい値電圧V thがワード線電圧VRD3 より大きい(Vth>VRD3)場合、ラッチ回路LQ2、LQ1のラッチデータが"1 1"に反転する。

【0076】一方、メモリセルのしきい値電圧Vthがワード線電圧VRD3以下(Vth<VRD3)であれば、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタH103が導通状態とな

り、電荷の再配分が起こり、ノードSAの電圧はビット 線電圧と略等しい(VAnB - Vth')となる。このた め、NMOSトランジスタn109、n110は完全に 導通しない。

【0078】信号のLAT1がハイレベルに設定されると、NMOSトランジスタn119が導通状態に設定される。ところが、NMOSトランジスタn110は完全には導通していない。したがって、ラッチ回路LQ1のノードの反転は起こらない。

【0079】次に、ワード線電圧がVRD2 に設定されて 読み出しが行なわれる。ワード線電圧がVRD2 での読み 出しの結果、メモリセルのしきい値電圧Vthがワード線 電圧VRD2 より大きい(Vth>VRD2 )場合、セル電流 が流れないことにより、ノードSAは電源電圧Vccに保 持される。このとき、NMOSトランジスタn109、 n110が導通状態となる。

【0080】そして、一定時間経過後、バルス状の信号である信号のLAT3およびのLAT4がハイレベルに設定され、NMOSトランジスタn113、n114が導通状態に設定される。このとき、NMOSトランジスタn109は導通しているため、ラッチ回路LQ2の反転ノード/Q2が「0」になり、ラッチ回路LQ2のノードQ2が「1」に反転する。

【0081】以上により、メモリセルのしきい値電圧V thがワード線電圧VRD2 より大きい(Vth>VRD2)場合、ラッチ回路LQ2、LQ1のラッチデータが"10"に反転する。

【0082】一方、メモリセルのしきい値電圧Vthがワード線電圧VRD2以下(Vth<VRD2)であれば、リーク補償電圧より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタH103が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット線電圧と略等しい(VAnB - Vth)となる。このため、NMOSトランジスタn109、n110は完全に導通したい

【0083】そして、一定時間経過後、パルス状の信号である信号のLAT3およびのLAT4がハイレベルに設定され、NMOSトランジスタn113、n114が導通状態に設定される。NMOSトランジスタn109は完全には導通しないため、ラッチ回路LQ2のノードの反転は起こらない。

【0084】次に、ワード線電圧がVRD1 に設定されて 読み出しが行なわれる。ワード線電圧VRD1 での読み出 し結果、メモリセルのしきい値電圧Vthがワード線電圧 VVR1 より大きい (Vth>VRD1) 場合、セル電圧が流れないことにより、ノードSAは電源電圧Vccに保持される。このとき、NMOSトランジスタn109、n110は導通状態に保持される。

【0085】そして、一定時間経過後、パルス状の信号である信号のLAT2がハイレベルに設定され、NMOSトランジスタn117が導通状態に設定される。このとき、NMOSトランジスタn110は導通している。また、NMOSトランジスタn116のゲート電極がラッチ回路LQ2の/Q2出力によりハイレベルとされいるため、NMOSトランジスタn116も導通状態に設定される。したがって、信号のLAT2がハイレベルに設定されると、ラッチ回路LQ1の反転ノード/Q1が「0」になり、ラッチ回路LQ1のノードQ1が「1」に反転する。

【0086】以上により、メモリセルのしきい値電圧Vthがワード線電圧VRD1 より大きい(Vth>VRD1 )場合、ラッチ回路LQ2、LQ1のラッチデータが"01"に反転する。

【0087】一方、メモリセルのしきい値電圧Vthがワード線電圧VRD1以下(Vth<VRD1)であれば、リーク補償電圧より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタH103が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット線電圧と略等しい(VAnB - Vth)となる。このため、NMOSトランジスタn109、n110は完全に導通しない。

【0088】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LAT 2がハイレベルに設定され、NMOSトランジスタn117が導通状態に設定される。しかし、NMOSトランジスタn110は完全には導通しないため、ラッチ回路LQ1のノードの反転は起こらない。

【0089】また、図19は、先に本願出願人により提案されている記憶多値レベルが8値に対応した不揮発性 半導体記憶装置の一例である。この不揮発性半導体記憶 装置は、メモリアレイ111と、ビット線電圧発生回路 112と、読み出し/ベリファイ制御回路113とによ り構成される。

【0090】メモリアレイ111は、メモリストリングを複数マトリクス状に配列した構成とされている。一方のメモリストリングはビット線BL0に接続され、他方のメモリストリングはビット線BL1に接続される。

【0091】メモリストリングは、フローティングゲートを有する不揮発性半導体記憶装置からなるメモリセルトランジスタが直列に接続されたNANDストリングからなる。このNANDストリングのメモリセルトランジスタのドレインが選択ゲートを夫々介してビット線BL0、BL1に接続される。同一行のメモリセルの制御ゲートが共通のワード線に接続される。セルフブーストを

用いて8値の多値データがページ単位でメモリセルに書き込まれる。

【0092】ビット線電圧発生回路112は、NMOSトランジスタN101~N114及びインバータの入出力同士を結合してなるラッチ回路しQ2、LQ1、LQ0により構成される。また、ビット線電圧発生回路112からは、電圧VB0、VB1、VB2、VB3の供給ラインが導出される。

【0093】ビット線電圧発生回路112により、書き込み時に、書き込みデータに応じたビット線電圧が発生され、メモリアレイ111のメモリセルに与えられる。また、ビット線電圧発生回路112には、ラッチ回路しQ2、LQ1、LQ0が含まれている。ベリファイ時には、ビット線電圧発生回路112のラッチ回路LQ2、LQ1、LQ0の記憶ノードQ2、Q1、Q0は、メモリアレイ110メモリセルに書き込みが十分に行なわれると、"111"に設定される。読み出し時には、メモリアレイ111のメモリセルのしきい値が検出されてデータの読み出しが行なわれる。この時、ラッチ回路LQ2、LQ1、LQ0の記憶ノードQ2、Q1、Q0には、読み出されたデータがデコードされて設定されていく。

【0094】読み出し/ベリファイ制御回路113は、NMOSトランジスタN115~N141から構成される。この読み出し/ベリファイ制御回路113は、読み出し時又はベリファイ時に、ラッチ回路LQ2、LQ1、LQ0の状態を制御するものである。読み出し/ベリファイ制御回路113からは、信号のLAT0~もLAT9の供給ラインが導出される。この信号のLAT0~もLAT9の供給ラインに、パルス状の信号が供給される。読み出し/ベリファイ制御回路113のNMOSトランジスタN115、N116、N117のゲート電位、ノードSAに接続されている。ノードSAは、メモリアレイ111のメモリセルのしきい値を検出するためのノードとなる。

【0095】ノードSAとビット線BL0との間には、高耐圧のNMOSトランジスタHN101及びHN103の直列接続が設けられる。また、ノードSAとビット線BL1との間に、高耐圧のNMOSトランジスタHN102及びHN104の直列接続が設けられる。NMOSトランジスタHN103のゲート電極にアドレスデコード信号AiBが供給される。NMOSトランジスタHN104のゲート電極にアドレスデコード信号AiNが供給される。NMOSトランジスタHN101、HN102のゲート電極に、制御信号TRNが供給される。

【0096】ノードSAと接地ラインGNDとの間に、 NMOSトランジスタN101が接続される。ノードS Aと電源電圧Vcc (例えば、3.3V)の供給ラインと の間に、PMOSトランジスタP101が接続される。 NMOSトランジスタN101のゲート電極には、制御 信号DISが供給される。PMOSトランジスタP10 1のゲート電極には、信号Vref が供給される。

【0097】ノードSAとビット線電圧発生回路112 との間には、NMOSトランジスタN102が設けられ ている。すなわち、NMOSトランジスタN102のド レインがノードSAに接続される。NMOSトランジス タN102のソースがNMOSトランジスタN103、 N105、N107、N109のドレインに接続され る。NMOSトランジスタN102のゲート電極には、 制御信号PGMが供給される。

【0098】NMOSトランジスタN102のソースと電圧VB0の供給ラインとの間に、NMOSトランジスタN103、N104が直列に接続される。NMOSトランジスタN102のソースと電圧VB1の供給ラインとの間に、NMOSトランジスタN105、N106が直列に接続される。NMOSトランジスタN102のソースと電圧VB2の供給ラインとの間に、NMOSトランジスタN107、N108が直列に接続される。NMOSトランジスタN107、N108が直列に接続される。NMOSトランジスタN107、N108が直列に接続される。NMOSトランジスタN107、N108が直列に接続される。NMOSトランジスタN107、N108が直列に接続される。

【0099】ラッチ回路しQ2、LQ1、LQ0は、夫々、記憶ノードQ2、Q1、Q0と、その反転記憶ノード/Q2、/Q1、/Q0を有している。なお、/は反転を示すバーを意味している。

【0100】ラッチ回路LQ2の反転記憶ノード/Q2は、NMOSトランジスタN104、N106のゲート電極に接続される。ラッチ回路LQ2の記憶ノードQ2は、NMOSトランジスタN107、N109のゲート電極に接続される。

【0101】ラッチ回路LQ1の反転記憶ノード/Q1は、NMOSトランジスタN103、N108のゲート電極に接続される。ラッチ回路LQ1の記憶ノードQ1はNMOSトランジスタN105、N110のゲート電極に接続される。

【0102】ラッチ回路LQOの反転記憶ノード/QO は、NMOSトランジスタN111のゲート電極に接続 される。

【0103】また、ラッチ回路LQ2の記憶ノードQ2、ラッチ回路LQ1の記憶ノードQ1、ラッチ回路LQ0の記憶ノードQ0の夫々と接地ラインとの間に、NMOSトランジスタN112、N114が夫々接続される。NMOSトランジスタN112、N113、N114のゲート電極がリセット信号RSTの供給ラインに接続される。

【0104】読み出し/ベリファイ制御回路113において、NMOSトランジスタN115、N116、N117のゲート電極は、ノードSAに接続される。NMOSトランジスタN115のドレインがラッチ回路LQ2の反転記憶ノード/Q2に接続される。NMOSトラン

ジスタN116のドレインがラッチ回路しQ1の反転記 憶ノード/Q1に接続される。NMOSトランジスタN 117のドレインがラッチ回路しQ0の反転記憶ノード /Q0に接続される。

【0105】NMOSトランジスタN115のソースと接地ラインとの間に、NMOSトランジスタN118が接続されるとともに、これと並列的に、NMOSトランジスタN119、N120、N121が直列に接続される。

【0106】NMOSトランジスタN116のソースがNMOSトランジスタN122のドレイン及びNMOSトランジスタN127のドレインに接続される。NMOSトランジスタN122のソースと接地ラインとの間に、NMOSトランジスタN124が直列に接続されるとともに、これと並列的に、NMOSトランジスタN125、N126が直列に接続される。

【0107】NMOSトランジスタN127のソースと接地ラインとの間に、NMOSトランジスタN128、N129が直列に接続されるとともに、これと並列的に、NMOSトランジスタN130、N131が直列に接続される。

【0108】NMOSトランジスタN117のソースが NMOSトランジスタN132のドレイン及びNMOS トランジスタN137のドレインに接続される。NMO SトランジスタN132のソースと接地ラインとの間 に、NMOSトランジスタN133、N134が直列に 接続されるとともに、これと並列的に、NMOSトラン ジスタN135、N136が直列に接続される。

【0109】NMOSトランジスタN137のソースと接地ラインとの間に、NMOSトランジスタN138、N139が直列に接続されるとともに、これと並列的に、NMOSトランジスタN140、N141が直列に接続される。

【0110】読み出し/ベリファイ制御回路113から れる。NMOSトランジスタN118のゲート電極が信 号
o
L
A
T
O
の
供給
ライン
に
接続
される
。
N
M
O
S
ト
ラ ンジスタN121のゲート電極が信号 ΦLAT1の供給 ラインに接続される。NMOSトランジスタN124の る。NMOSトランジスタN126のゲート電極が信号 φLAT3の供給ラインに接続される。NMOSトラン ジスタN129のゲート電極が信号φLAT4の供給ラ インに接続される。NMOSトランジスタN131のゲ ート電極が信号φLAT5の供給ラインに接続される。 NMOSトランジスタN134のゲート電極が信号 øし AT6の供給ラインに接続される。NMOSトランジス タN136のゲート電極が信号øLAT7の供給ライン に接続される。NMOSトランジスタN139のゲート 電極が信号

のLAT8の供給

ラインに接続される。

NM

OSトランジスタN141のゲート電極が信号 φ LAT 9の供給ラインに接続される。

【0111】ラッチ回路LQ2の反転記憶ノード/Q2は、NMOSトランジスタN127、N137のゲート電極に接続される。ラッチ回路LQ2の記憶ノードQ2は、NMOSトランジスタN122、N132のゲート電極に接続される。ラッチ回路LQ1の反転記憶ノード/Q1は、NMOSトランジスタN135、N140のゲート電極に接続される。ラッチ回路LQ1の記憶ノードQ1は、NMOSトランジスタN133、N138のゲート電極に接続される。ラッチ回路LQ0の反転記憶ノード/Q0は、NMOSトランジスタN128、N123のゲート電極に接続される。ラッチ回路LQ0の記憶ノードQ0は、NMOSトランジスタN130、N125、N120のゲート電極に接続される。

【0112】ラッチ回路LQ2の記憶ノードQ2とバスラインIOOとの間に、NMOSトランジスタN151が接続され、ラッチ回路LQ1の記憶ノードQ1とバスラインIO1との間にNMOSトランジスタN152が接続され、ラッチ回路LQOの記憶ノードQ0とバスラインIO2との間にNMOSトランジスタN153が接続される。また、カラムゲートとしてのNMOSトランジスタN151、N152、N153のゲート電極が信号Y1\_0の供給ラインに接続される。

【0113】次に、書き込み動作を説明する。スタンバイ時には、信号PGMがローレベルに設定され、NMOSトランジスタN102が非導通状態に保持され、ビット線BL0、BL1がビット線電圧発生回路112のラッチ回路LQ2、LQ1、LQ0から切り離されている。

【O114】そして、信号DISがハイレベルに設定され、信号TRN、AiB, AiNが(Vcc-Vth)に設定される。ビット線BLO、BL1が接地レベルに設定される。

【0115】この状態で書き込みが起動された場合、信号YO\_0がハイレベルに設定されて、書き込みデータがラッチ回路LQ2、LQ1、LQ0に取り込まれて保持される。

【0116】その後、信号DISがローレベルに切り換えられ、ビット線BLO、BL1が接地ラインから切り離される。そして、信号TRN、AiB、AiNがVcc以上のハイレベル(例えば読み出し時のパス電圧)に設定されるとともに、信号Vrefがローレベルとされ、PMOSトランジスタP101が導通状態に保持される。これにより、全ビット線BLO、BL1が電源電圧Vccに充電される。

【0117】書き込み時には、アドレス信号で選択されない方のアドレス、例えばAiNが接地レベルとなり、信号PGMがハイレベルに設定される。そして、電圧VB3が最も高い電圧となり、電圧VB2が次に高い電圧

となり、電圧VB1が次に高い電圧となり、電圧VB0 は接地レベルになるように設定される。

【0118】書き込みデータが"00x"(xは0又は1)の場合には、ラッチ回路LQ2及びLQ1の反転ノード/Q2及び/Q1はハイレベルである。このため、NMOSトランジスタN103、N104が導通状態となり、ビット線BL0は、電圧VB0(接地レベル)になる。

【0119】書き込みデータが"01x"の場合には、NMOSトランジスタN105、N106が導通状態となり、ビット線Bし0は、電圧VB1に設定される。

【0120】書き込みデータが"10x"の場合には、NMOSトランジスタN107、N108が導通状態となり、ビット線BLOは、電圧VB2に設定される。

【0121】書き込みデータが"110"の場合には、NMOSトランジスタN109、N110、N111が 導通状態となり、ビット線BL0は、電圧VB3に設定 される。

【0122】書き込みデータが"111"の場合には、電圧VB0~VB3からの何れのパスもビット線と遮断される。このため、ビット線の電圧は、Vccレベルに保持される。

【0123】以上のプロセスにより、選択ビット線BL 0が書き込みデータに応じた電圧に設定された後、ワード線が書き込み電圧に設定され、非選択のワード線が書き込みパス電圧に設定されて、書き込みが行なわれる。 【0124】次に、ベリファイ読み出し動作について図20を参照して説明する。

【0125】ベリファイ動作では、1回の書き込みが終了する毎に"000"、"001"、"010"、"0 11"、"100"、"101"、"110"、の書き 込みチェックが行なわれる。

【0126】この例では、高いレベルからベリファイが行なわれる。すなわち、ワード線電圧を $VVF7 \rightarrow VVF6$   $\rightarrow VVF5 \rightarrow VVF4 \rightarrow VVF3 \rightarrow VVF2 \rightarrow VVF1 へ順次下げてベリファイが行なわれる。以下、ベリファイ動作を具体的に説明する。$ 

【0127】先ず、信号Vrefがローレベルに設定され、PMOSトランジスタP101が導通状態に保持される。また、信号TRNがVTRN(VTRN = Vcc - Vth)に設定され、ビット線の電圧が信号TRNのレベルからバックバイアスのかかったしきい値電圧Vth)だけ降下した電圧に充電されたあと、NMOSトランジスタHN101はカットオフし、ノードSAは電源電圧Vccに充電される。

【0128】一定時間経過後、信号Vref は、ビット線のリーク電流を補償するだけの電流をPMOSトランジスタP101に流すことができる電圧に設定され、非選択メモリセルのワード線にP5Vが設定され、選択セルが接続されたワード線にVVF7が印加される。

【0129】先ず、書き込みデータが"000"のベリファイが行なわれる。

【0130】ここで、メモリセルのしきい値電圧Vthが ワード線電圧VVF7 より大きい(Vth>VVF7)場合に は、セルに電流が流れないことにより、ビット線電圧は 変化せず、ノードSAは電源電圧Vccに保持され、NM OSトランジスタN115、N116、N117が導通 状態に保持される。

【0131】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LATO、 $\phi$ LAT2、 $\phi$ LAT6が順次ハイレベルに設定される。

【0132】信号øしATOがハイレベルの期間では、NMOSトランジスタN118が導通状態に切り換わる。このとき、NMOSトランジスタN115が導通状態であるから、ラッチ回路しQ2の反転ノード/Q2がローレベルになり、ラッチ回路しQ2のノードQ2がハイレベルに反転する。

【0133】信号のLAT2がハイレベルの期間では、NMOSトランジスタN124が導通状態に切り換わる。このとき、NMOSトランジスタN123が導通状態で、NMOSトランジスタN122が導通状態に切り換わっており(ラッチ回路LQ2のノードが反転しているので)、NMOSトランジスタN116が導通状態であるから、ラッチ回路LQ1の反転ノード/Q1がローレベルになり、ラッチ回路LQ1のノードQ1がハイレベルに反転する。

【0134】信号ゥレAT6がハイレベルの期間では、NMOSトランジスタN134が導通状態に切り換わる。このとき、NMOSトランジスタN133が導通状態に切り換わっており、NMOSトランジスタN132が導通状態に切り換わっており(ラッチ回路LQ2、LQ1が反転しているので)、NMOSトランジスタN117が導通状態であることから、ラッチ回路LQ0の反転ノード/Q0がローレベルに反転する。

【0135】以上により、書き込みデータが"000"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF7 より大きい(Vth>VVF7)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"111"に反転し、以後、再書き込みではビット線BLは電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない。

【0136】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF7 より小さい(Vth<VVF7 )場合には、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN101がオンして、電荷の再配分が起こり、ノードSAの電位はビット線電圧と略等しい(VTRN - Vth')となる。ノードSAの電位が(VTRN - Vth')では、NMOSトランジスタN115、N116、N117は完全に導通す

ることはできない。

【0137】そして、一定時間経過後、パルス状の信号である信号 の LATO、 の LAT2、 の LAT6が順次ハイレベルに設定される。

【0138】信号のLATOがハイレベルの期間では、NMOSトランジスタN118が導通状態に切り換わる。NMOSトランジスタN118が導通状態に切り換わるが、NMOSトランジスタN115が完全に導通しないため、ラッチ回路LQ2のノードの反転は起こらない

【0139】信号φLAT2がハイレベルの期間では、NMOSトランジスタN124が導通状態に切り換わる。このとき、NMOSトランジスタN122が非導通なので(ラッチ回路LQ2のノードの反転は起きていないから)、ラッチ回路LQ1のノードの反転は起こらない。

【0140】信号のLAT6がハイレベルの期間では、NMOSトランジスタN134が導通状態に切り換わる。このとき、NMOSトランジスタN133が非導通状態、NMOSトランジスタN132が非導通なので(ラッチ回路LQ2、LQ1のノードの反転は起きていないから)、ラッチ回路LQ0のノードの反転は起こらない。

【0141】以上により、書き込みデータが"000"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF7 より小さい(Vth<VVF7)場合、ラッチ回路しQ2、LQ1、LQ0のラッチデータは"000"のまま変化せず、再書き込み時に、ビット線電圧が書き込み電位に設定されて書き込みが行なわれる。

【0142】次に、書き込みデータが"001"のベリファイが行なわれる。このとき、選択ワード線電圧はVVF6 に設定される。

【0143】ここで、メモリセルのしきい値電圧Vthが ワード線電圧VVF6 より大きい(Vth>VVF6)場合に は、セルに電流が流れないことにより、ビット線電圧は 変化せず、ノードSAは電源電圧Vccに保持され、NM OSトランジスタN115、N116、N117が導通 状態に保持される。

【0144】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LAT5、 $\phi$ LAT1が順次ハイレベルに設定される。

【0145】信号のLAT5がハイレベルの期間では、NMOSトランジスタN131が導通状態に切り換わる。このとき、NMOSトランジスタN130が導通状態であり、NMOSトランジスタN127が導通状態であり、NMOSトランジスタN116が導通状態であるから、ラッチ回路LQ1の反転ノード/Q1がローレベルになり、ラッチ回路LQ1のノードQ1がハイレベルに反転する。

【0146】信号

の146】信号

の

NMOSトランジスタN121が導通状態になり、NMOSトランジスタN120が導通状態にあり、NMOSトランジスタN119が導通状態に切り換わっており、NMOSトランジスタN115が導通状態であるから、ラッチ回路LQ2の反転ノード/Q2がローレベルになり、ラッチ回路LQ2のノードQ2がハイレベルに反転する。

【0147】以上により、書き込みデータが"001"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF6 より大きい(Vth>VVF6)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"111"に反転し、以後、再書き込みではビット線BLは電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない。

【0148】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF6 より小さい(Vth<; VVF6 )場合には、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN101がオンして、電荷の再配分が起こり、ノードSAの電位はビット線電圧と略等しい(VTRN - Vth')となる。ノードSAの電位が(VTRN - Vth')では、NMOSトランジスタN115、N116、N117は完全に導通することはできない。

【0149】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LAT5、 $\phi$ LAT1が順次ハイレベルに設定される。

【0150】信号ゥLAT5がハイレベルの期間では、NMOSトランジスタN131が導通状態に切り換わる。このとき、NMOSトランジスタN116が完全に導通しないため、ラッチ回路LQ1のノードの反転は起こらない。

【0151】信号のLAT1がハイレベルの期間では、NMOSトランジスタN121が導通状態に切り換わるが、NMOSトランジスタN119が非導通状態であるから、ラッチ回路LQ2のノードの反転は起こらない。【0152】以上により、書き込みデータが"001"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF6より小さい(Vth<VVF6)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"001"のまま変化せず、再書き込み時に、ビット線電圧が書き込み電位に設定されて書き込みが行なわれる。

【0153】以下、同様にして、ワード線電圧VVF5 の場合、書き込みデータが"010"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF5 より大きい(Vth>VVF5)の場合のみラッチ回路1しQ2、LQ1、LQ0のラッチデータが"111"に反転するように制御される。

【0154】ワード線電圧VVF4 の場合、書き込みデータが"011"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF4 より大きい(Vth>VVF4)場合

のみラッチ回路LQ2、LQ1、LQ0のラッチデータが"111"に反転するように制御される。

【0155】ワード線電圧VVF3 の場合、書き込みデータが" 100"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF3 より大きい(Vth>VVF3)場合のみラッチ回路LQ2、LQ1、LQ0のラッチデータが" 111"に反転するように制御される。

【0156】ワード線電圧VVF2 の場合、書き込みデータが"101"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF2 より大きい(Vth>VVF2)場合のみラッチ回路LQ2、LQ1、LQ0のラッチデータが"111"に反転するように制御される。

【0157】ワード線電圧VVF1 の場合、書き込みデータが"110"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF1 より大きい(Vth>VVF1)場合のみラッチ回路LQ2、LQ1、LQ0のラッチデータが"111"に反転するように制御される。

【0158】そして、ワード線電圧VVF1でのベリファイが終了した段階で、全ラッチデータの反転信号のワイヤードORがとられ、1つでも"0"があれば、ワイヤードORの結果はローレベルとなって、再書き込みプロセスに移行し、全てが"1"となっていれば、書き込みが終了する。以上の書き込み及びベリファイサイクルを全てのメモリセルが書き込み十分と判定されるか、所定回数に達するまで繰り返される。

【0159】次に、読み出し動作について図2Iを参照して説明する。読み出し時には、まず、制御信号RSTを一定期間ハイレベルにしてラッチ回路LQ2、LQI、LQ0の記憶ノードQ2、QI、Q0をローレベルに初期化する。そして、ベリファイ時と同様に、高いレベルから行なわれる。すなわち、ワード線電圧をVRDT-VRD6T-VRD6T-VRD4T-VRD4T-VRD4T-VRD5T-VRD4T-VRD4T-VRD5T-VRD4T-VRD5T-VRD4T-VR

【0160】読み出し時には、ベリファイ時と同様に、 先ず、信号Vrefがローレベルに設定され、PMOSト ランジスタP101が導通状態に保持される。また、信 号TRNがVTRN(VTRN = Vcc - Vth)に設定され、 ビット線の電圧が信号TRNのレベルからバックバイア スのかかったしきい値電圧Vth'だけ降下した電圧に充 電されたあと、NMOSトランジスタHN101はカットオフし、ノードSAは電源電圧Vccに充電される。

【0161】一定時間経過後、信号Vref は、ビット線のリーク電流を補償するだけの電流をPMOSトランジスタP101に流すことができる電圧に設定され、非選択メモリセルのワード線にP5Vが設定され、選択セルが接続されたワード線に、VRD7が印加される。

【0162】ワード線電圧がVRD7 での読み出しの結果、メモリセルのしきい値電圧Vthがワード線電圧VRD7 より大きい(Vth>VRD7 )場合、セル電流が流れないことにより、ノードSAは電源電圧Vccに保持され

る。このとき、NMOSトランジスタN115、N116、N117が導通状態となる。

【0163】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LATO、 $\phi$ LAT2、 $\phi$ LAT6が順次ハイレベルに設定される。

【0164】信号øLATOがハイレベルに設定されると、NMOSトランジスタN118が導通状態に設定される。そして、NMOSトランジスタN115は導通しているため、ラッチ回路LQ2の反転ノード/Q2が「0」になり、ラッチ回路LQ2のノードQ2が「1」に反転する。

【0165】信号ゥLAT2がハイレベルに設定されると、NMOSトランジスタN124が導通状態に設定される。このとき、NMOSトランジスタN123は導通状態にあり、NMOSトランジスタN122は導通状態に切り換わっている。そして、NMOSトランジスタN116は導通しているため、ラッチ回路LQ1の反転ノード/Q1が「0」になり、ラッチ回路LQ1のノードQ1が「1」に反転する。

【0166】信号のLAT6がハイレベルに設定されると、NMOSトランジスタN134が導通状態に設定される。このとき、NMOSトランジスタN133、N132は導通状態に切り換わっている。そして、NMOSトランジスタN117は導通しているため、ラッチ回路LQ0の反転ノード/Q0が「0」に反転し、ラッチ回路LQ0のノードQ0が「1」に反転する。

【0167】以上により、メモリセルのしきい値電圧V thがワード線電圧VRD7 より大きい(Vth>VRD7)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータが"111"に反転する。

【0168】一方、メモリセルのしきい値電圧Vthがワード線電圧VRD7以下(Vth<VRD7)であれば、リーク補償電圧より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN101が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット線電圧と略等しい(VTRN - Vth')となる。このため、NMOSトランジスタN115、N116、N117は完全に導通しない。

【0169】そして、一定時間経過後、パルス状の信号である信号 φ LATO、 φ LAT2、 φ LAT6が順次ハイレベルに設定される。

【0170】信号のLATOがハイレベルに設定されると、NMOSトランジスタN118が導通状態に設定されるが、NMOSトランジスタN115は完全には導通しないため、ラッチ回路LQ2のノードの反転は起こらない

【0171】信号のLAT2がハイレベルに設定されると、NMOSトランジスタN124が導通状態に設定される。ところが、NMOSトランジスタN122は非導通であるため、ラッチ回路LQ1のノードの反転は起こ

らない。

【0172】信号のLAT6がハイレベルに設定されると、NMOSトランジスタN134が導通状態に設定される。ところが、NMOSトランジスタN132、N133は非導通であるため、ラッチ回路LQ0のノードの反転は起こらない。

【0173】次に、ワード線電圧がVRD6 に設定されて 読み出しが行なわれる。ワード線電圧がVRD6 での読み 出しの結果、メモリセルのしきい値電圧Vthがワード線 電圧VRD6 より大きい(Vth>VRD6 )場合、セル電流 が流れないことにより、ノードSAは電源電圧Vccに保 持される。このとき、NMOSトランジスタN115、 N116、N117が導通状態となる。

【 0 1 7 4 】 そして、一定時間経過後、パルス状の信号 である信号 φ L A T 0、 φ L A T 2 が順次ハイレベルに 設定される。

【0175】信号øLATOがハイレベルに設定されると、NMOSトランジスタN118が導通状態に設定される。そして、NMOSトランジスタN115は導通しているため、ラッチ回路LQ2の反転ノード/Q2が「0」になり、ラッチ回路LQ2のノードQ2が「1」に反転する。

【0176】信号のLAT2がハイレベルに設定されると、NMOSトランジスタN124が導通状態に設定される。このとき、NMOSトランジスタN123は導通状態である。NMOSトランジスタN122は導通状態に切り換わっている。そして、NMOSトランジスタN116は導通しているため、ラッチ回路LQ1の反転ノード/Q1が「0」に反転し、ラッチ回路LQ1のノードQ1が「1」に反転する。

【0177】以上により、メモリセルのしきい値電圧V thがワード線電圧VRD6 より大きい(Vth>VRD6 )場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータが"110" に反転する。

【0178】一方、メモリセルのしきい値電圧Vthがワード線電圧VRD6 以下(Vth<VRD6)であれば、リーク補償電圧より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN101が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット線電圧と略等しい(VTRN - Vth')となる。このため、NMOSトランジスタN115、N116、N117は完全に導通しない。

【0179】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LAT0、 $\phi$ LAT2が順次ハイレベルに設定される。

【0180】信号

の180】信号

の180】信号

と、NMOSトランジスタN118が

導通状態に設定される。しかし、NMOSトランジスタN115は

完全には

は

は

は

は

は

は

は

は

は

ないため、

ラッチ

回路し

Q2の

ノードの

反転は

起こらない。

【0181】信号øLAT2がハイレベルに設定されると、NMOSトランジスタN124が導通状態に設定されるが、ラッチ回路LQ2のノードの反転が起きていないので、NMOSトランジスタN122は非導通である。したがって、ラッチ回路LQ1のノードの反転は起こらない。

【0182】次に、ワード線電圧がVRD5 に設定されて 読み出しが行なわれる。ワード線電圧VRD5 での読み出 し結果、メモリセルのしきい値電圧Vthがワード線電圧 VVR5 より大きい(Vth>VRD5 )場合、セル電圧が流 れないことにより、ノードSAは電源電圧Vccに保持さ れる。このとき、NMOSトランジスタN115、N1 16、N117は導通状態に保持される。

【0183】ここで、ラッチデータに関しては、以下の場合が考えられる。

[0184]

**②**Vth>VRD7 の場合:ラッチデータは"111" **②**VRD7 >Vth>VRD6 の場合:ラッチデータは"11 0"

③VRD6 >Vth>VRD5 の場合: ラッチデータは"○○

ここでは、③の場合のみ、ラッチ回路しQ2、しQ0の ノードの反転が生じて、読み出しデータが"101"と なるようにする必要があり、このとき、①の場合や②の 場合に影響がないようにする必要がある。

【 0 1 8 5 】 一定時間経過後、パルス状の信号である信号 φ L A T O 、 φ L A T 7 が順次ハイレベルに設定される。

【0186】信号のLATOがハイレベルに設定されると、NMOSトランジスタN118が導通状態に設定される。そして、NMOSトランジスタN115は導通しているため、ラッチ回路LQ2の反転ノード/Q2が「0」になり、ラッチ回路LQ2のノードQ2が「1」に反転する。

【0187】①、②の場合、元々、ラッチ回路しQ2の ノードQ2は「1」になるので、影響はない。

【0188】信号のLAT7がハイレベルに設定されると、NMOSトランジスタN136が導通状態に設定される。このとき、②の場合には、NMOSトランジスタN135が導通しており、NMOSトランジスタN132は導通状態に切り換わっている。また、NMOSトランジスタN117は導通しているため、ラッチ回路LQ0の反転ノード/Q0が「0」になり、ラッチ回路LQ0のノードQ0が「1」に反転する。

【0189】このとき、**①**及び**②**の場合には、NMOS トランジスタN135が非導通となるため、ノードの反 転は生じない。

【0190】以上により、メモリセルのしきい値電圧V thがワード線電圧VRD5 より大きい(Vth>VRD5 )場 合、ラッチ回路LQ2、LQ1、LQ0のラッチデータ が"101"に反転する。

【0191】一方、メモリセルのしきい値電圧Vthがワード線電圧VRD5以下(Vth<VRD5)であれば、リーク補償電圧より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN101が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット線電圧と略等しい(VTRN - Vth')となる。このため、NMOSトランジスタN115、N116、N117は完全に導通しない。

【0192】そして、一定時間経過後、パルス状の信号である信号 φ LATO、 φ LAT7 が順次ハイレベルに設定される。

【0193】信号ゥLATOがハイレベルに設定されると、NMOSトランジスタN118が導通状態に設定されるが、NMOSトランジスタN115は完全には導通しないため、ラッチ回路LQ2のノードの反転は起こらない。

【0194】信号ゥレAT7がハイレベルに設定されると、NMOSトランジスタN136が導通状態に設定されているが、ラッチ回路LQ2のノードの反転が起きていないので、NMOSトランジスタN132は非導通である。したがって、ラッチ回路LQ0のノードの反転は起こらない。

【0195】以下、同様にして、以下のような制御か行なわれる。ワード線電圧VRD4 の場合、VRD5 > Vth> VRD4 の場合のみラッチ回路しQ2、LQ1、LQ0のラッチデータが"100"に反転するように制御される

【 O 1 9 6 】 ワード線電圧 V RD3 の場合、 V RD4 > V th > V RD3 の場合のみラッチ回路 L Q 2、 L Q 1、 L Q O のラッチデータが" O 1 1"に反転するように制御される。

【0197】ワード線電圧VRD2 の場合、VRD3 > Vth > VRD2 の場合のみラッチ回路LQ2、LQ1、LQ0 のラッチデータが"010" に反転するように制御される

【 0 1 9 8 】 ワード線電圧 V RD1 の場合、 V RD2 > V th > V RD1 の場合のみラッチ回路 L Q 2、 L Q 1、 L Q 0 のラッチデータが" 0 0 1" に反転するように制御される。

# [0199]

【発明が解決しようとする課題】上述した二つの例が示すように、記憶レベルを4値や8値にすると、ベリファイのための回路や読み出しのための回路が複雑化し、回路規模が大きくなるという問題が生じてくる。特に、ベリファイ時には、ワード線電圧を順次変化させて、所定の書き込みデータのメモリセルについてのみ、ベリファイを行なっていく必要がある。そのための回路構成が複雑化してくる

【0200】すなわち、上述した4値の例では、ベリフ

ァイ時には、ワード線を VVF3 ~ VVF1 に 3 回切り換え、セルが書き込み十分であると、ラッチデータを"11"に反転するようにしている。これは、そのメモリセルのしきい値 V thがワード線に与えられた電圧以上になっており、書き込みデータがベリファイ時の対象のデータであるという条件を満たしたときに、ラッチデータを"11"に反転するものである。

【0201】例えば、書き込みデータが"00"のメモリセルで、このメモリセルの書き込みが十分でなく、分布2(図2A参照)にあるとする。単純に、ワード線電圧としきい値とを比較してラッチデータを反転させるようにすると、ワード線電圧をVVF3~VVF1に順次切り換えていったとき、ワード線電圧をVVF2に設定したときに、このメモリセルのラッチデータが"11"に反転してしまい、書き込み十分とされてしまう。このようなことが起きないようにすると、上述のように、回路構成が複雑化する。

【0202】また、上述した8値の例では、ベリファイ時には、ワード線をVVF7~VVF1に7回切り換え、セルが書き込み十分であると、ラッチデータを"111"に反転するようにしている。これは、そのメモリセルのしきい値Vthがワード線に与えられた電圧以上になっており、書き込みデータがベリファイ時の対象のデータであるという条件を満たしたときに、ラッチデータを"11"に反転するものである。

【0203】例えば、書き込みデータが"000"のメモリセルで、このメモリセルの書き込みが十分でなく、分布4(図8参照)にあるとする。単純に、ワード線電圧としきい値とを比較してラッチデータを反転させるようにすると、ワード線電圧をVVF7~VVF1に順次切り換えていったとき、ワード線電圧をVVF4に設定したときに、このメモリセルのラッチデータが"111"に反転してしまい、書き込み十分とされてしまう。このようなことが起きないようにすると、上述のように、回路構成が複雑化する。

【0204】また、上述した4値の例および8値の例では、読み出し時には、4値の例においては、ワード線電圧をVRD3~VRD1 に順次変化させ、また、8値の例においては、ワード線電圧をVRD7~VRD1 に順次変化させて、メモリセルのしきい値が所定のレベルを越えているかどうかを判断しながら、読み出しデータをデコードしている。この場合、一旦デコードされてラッチ回路に保持されたデータがワード線電圧を切り換えたときに書き換えられることがないように、ラッチ回路のデータを保持していく必要がある。このようなことが行なえるようにすると、上述のように回路構成が複雑化する。

【0205】したがって、この発明の目的は、メモリセルに多値のデータを記録したときにも、回路規模の増大を防ぐようにした不揮発性半導体記憶装置、並びに不揮発性半導体記憶装置のベリファイ方法及び読み出し方法

を提供することにある。

[0206]

【課題を解決するための手段】請求項1の発明は、ワー ド線およびビット線への印加電圧に応じて電荷蓄積部に 蓄積された電荷量が変化し、その変化に応じてしきい値 電圧が変化し、しきい値電圧に応じた値のデータを記憶 するメモリセルを有し、nビットの多値データをメモリ セルに書き込む不揮発性半導体記憶装置であって、書き 込み時に書き込みデータがラッチされると共に、ベリフ ァイ時にデータが十分に書き込まれると所定のデータに 設定され、更に、読み出し時に読み出しデータが設定さ れるn個のラッチ回路と、書き込み時にラッチ回路にラ ッチされているデータに応じたビット線電圧に設定する 書き込み制御手段と、ベリファイ時に、ワード線電圧を しきい値電圧の分布状態に応じて設定し、メモリセルの しきい値がワード線に印加された電圧を越えているかど うかによりラッチ回路を確定し、ベリファイ時にデータ が十分に書き込まれるとラッチ回路に所定のデータが設 定されるように制御するベリファイ制御手段と、読み出 し時に、ワード線電圧をしきい値電圧の分布状態に応じ て設定し、メモリセルのしきい値がワード線に印加され た電圧を越えているかどうかによりラッチ回路を確定し て、読み出されたデータがラッチ回路に設定されるよう に制御する読み出し制御手段とを備え、ベリファイ制御 手段は、ベリファイ動作時に、ワード線電圧をしきい値 電圧の分布状態に応じて複数の段階に設定し、ラッチ回 路にラッチされているデータに応じてビット線をプリチ ャージする/しないように制御し、メモリセルに電流が 流れるかどうかによりメモリセルのしきい値がワード線 に印加された電圧を越えているかどうかを検出し、検出 出力に応じてラッチ回路を確定して、ベリファイ時にデ ータが十分に書き込まれるとラッチ回路に所定のデータ が設定されるようにしたことを特徴とする不揮発性半導 体記憶装置である。

【0207】請求項2の発明では、メモリセルは、その一端及び他端がゲート電圧に応じて導通状態が制御される選択トランジスタを介してビット線及びソース線に接続されたメモリストリングからなる。

【0208】請求項3の発明では、ベリファイ制御手段は、最下位ビットを除いてラッチ回路に所定のデータがラッチされているときにのみ、ビット線にプリチャージ電流を流すように制御する手段と、最下位ビットの状態に応じて、ラッチ回路の状態を設定不能とするように制御する手段とを含む。

【0209】請求項4の発明では、ベリファイ制御手段は、最下位ビットを除いてラッチ回路に所定のデータがラッチされているときにのみ、ビット線にプリチャージ電流を流すように制御する手段と、最下位ビットの状態に応じて、ビット線のディスチャージをするように制御する手段とを含む。

【0210】請求項5の発明では、メモリセルには、 (n=2)ビットの多値データを書き込むようにしている。

【0211】請求項6の発明では、メモリセルには、 (n=3) ビットの多値データを書き込むようにしている。

【0212】請求項7の発明は、ワード線およびビット 線への印加電圧に応じて電荷蓄積部に蓄積された電荷量 が変化し、その変化に応じてしきい値電圧が変化し、し きい値電圧に応じた値のデータを記憶するメモリセルを 有し、nビットの多値データをメモリセルに書き込む不 揮発性半導体記憶装置であって、書き込み時に書き込み データがラッチされると共に、ベリファイ時にデータが 十分に書き込まれると所定のデータに設定され、更に、 読み出し時に読み出しデータが設定されるn個のラッチ 回路と、書き込み時にラッチ回路にラッチされているデ ータに応じたビット線電圧に設定する書き込み制御手段 と、ベリファイ時に、ワード線電圧をしきい値電圧の分 布状態に応じて設定し、メモリセルのしきい値がワード 線に印加された電圧を越えているかどうかによりラッチ 回路を確定し、ベリファイ時にデータが十分に書き込ま れるとラッチ回路に所定のデータが設定されるように制 御するベリファイ制御手段と、読み出し時に、ワード線 電圧をしきい値電圧の分布状態に応じて設定し、メモリ セルのしきい値がワード線に印加された電圧を越えてい るかどうかによりラッチ回路を確定して、読み出された データがラッチ回路に設定されるように制御する読み出 し制御手段とを備え、読み出し制御手段は、読み出し時 に、ワード線電圧をしきい値電圧の分布状態に応じて複 数の段階に設定し、前回までにラッチ回路のノードの反 転が生じていないときにのみ、ビット線をプリチャージ し、メモリセルに電流が流れるかどうかによりメモリセ ルのしきい値がワード線に印加された電圧を越えている かどうかを検出し、検出出力に応じてラッチ回路を確定 して、読み出し時にラッチ回路に読み出しデータが設定 されるようにしたことを特徴とする不揮発性半導体記憶 装置である。

【0213】請求項8の発明では、メモリセルは、その一端及び他端がゲート電圧に応じて導通状態が制御される選択トランジスタを介してビット線及びソース線に接続されたメモリストリングからなる。

【0214】請求項9の発明では、メモリセルには、

(n=2) ビットの多値データを書き込むようにしている。

【0215】請求項10の発明では、メモリセルには、 (n=3) ビットの多値データを書き込むようにしている

【0216】請求項11の発明は、ワード線およびビット線への印加電圧に応じて電荷蓄積部に蓄積された電荷量が変化し、その変化に応じてしきい値電圧が変化し、

しきい値電圧に応じた値のデータを記憶するメモリセル を有し、nビットの多値データをメモリセルに書き込む 不揮発性半導体記憶装置のベリファイ方法であって、ワ ード線電圧をしきい値電圧の分布状態に応じて複数の段 階に設定し、ラッチ回路にラッチされているデータに応 じてビット線をプリチャージする/しないように制御 し、メモリセルに電流が流れるかどうかによりメモリセ ルのしきい値がワード線に印加された電圧を越えている かどうかを検出し、検出出力に応じてラッチ回路を確定 して、ベリファイ時にデータが十分に書き込まれるとラ ッチ回路に所定のデータが設定されるようにしたことを 特徴とする不揮発性半導体記憶装置のベリファイ方法で

【0217】請求項12の発明は、ワード線およびビッ ト線への印加電圧に応じて電荷蓄積部に蓄積された電荷 量が変化し、その変化に応じてしきい値電圧が変化し、 しきい値電圧に応じた値のデータを記憶するメモリセル を有し、nビットの多値データをメモリセルに書き込む 不揮発性半導体記憶装置の読み出し方法であってワード 線電圧をしきい値電圧の分布状態に応じて複数の段階に 設定し、前回までにラッチ回路のノードの反転が生じて いないときにのみ、ビット線をプリチャージし、メモリ セルに電流が流れるかどうかによりメモリセルのしきい 値がワード線に印加された電圧を越えているかどうかを 検出し、検出出力に応じてラッチ回路を確定して、読み 出し時にラッチ回路に読み出しデータが設定されるよう にしたことを特徴とする不揮発性半導体記憶装置の読み 出し方法である。

【0218】ベリファイ動作時に、ワード線電圧をしき い値電圧の分布状態に応じて順次複数の段階に切り換 え、ラッチされているデータに応じてビット線をプリチ ャージする/しないを制御している。

【0219】すなわち、記憶レベルが4値とされた場合 には、ワード線電圧をVVF3 に設定するときには、電圧 VBOにのみVccの電圧が与えられ、電圧VB1、VB 2は接地レベルである。したがって、ラッチ回路にラッ チされている書き込みデータが"00"のときのみ、 (NMOSトランジスタn3、n4が導通状態とな り、)ビット線をプリチャージし、その他のデータのと

きには、ビット線をプリチャージしない。

【0220】同様に、ワード線電圧をVVF2に設定する ときには、電圧VB1にのみVccの電圧が与えられ、電 圧VBO、VB2は接地レベルであり、ラッチ回路にラ ッチされている書き込みデータが"01"のときのみじ ット線をプリチャージし、その他のデータのときには、 ビット線をプリチャージしない。ワード線電圧をVVF1 に設定するときには、電圧VB2にのみVccの電圧が与 えられ、電圧VBO、VB1は接地レベルであり、ラッ チ回路にラッチされている書き込みデータが"10"の ときのみビット線をプリチャージし、その他のデータの ときには、ビット袋をプリチャージしない。

【0221】また、記憶レベルが8値とされた場合に は、ワード線電圧をVVF7及びVVF6に設定するときに は、電圧VBOにのみVccの電圧が与えられ、電圧VB 1、VB2、VB3は接地レベルである。したがって、 ラッチ回路にラッチされている書き込みデータが"〇〇 x"のときのみ、(NMOSトランジスタN3及びN4 が導通状態となり、) ビット線をプリチャージし、その 他のデータのときには、ビット線をプリチャージしな 11.

【0222】同様に、ワード線電圧をVVF5 及びVVF4 に設定するときには、電圧VB1にのみVccの電圧が与 えられ、電圧VB0、VB2、VB3は接地レベルであ り、ラッチ回路にラッチされている書き込みデータが" 01x"のときのみビット線をプリチャージし、その他 のデータのときには、ビット線をプリチャージしない。 ワード線電圧をVVF3 及びVVF2 に設定するときには、 電圧VB2にのみVccの電圧が与えられ、電圧VBO、 VB1、VB3は接地レベルであり、ラッチ回路にラッ チされている書き込みデータが"10x"のときのみビ ット線をプリチャージし、その他のデータのときには、 ビット線をプリチャージしない。ワード線電圧をVVF1 に設定するときには、電圧VB3にのみVccの電圧が与 えられ、電圧VBO、VB1、VB2は接地レベルであ り、ラッチ回路にラッチされている書き込みデータが" 110"のときのみビット線をプリチャージし、その他 のデータのときには、ビット線をプリチャージしない。 【0223】このように、ラッチされているデータに応 じてビット線をプリチャージする/しないを制御するこ とで、ベリファイ時の回路の構成が簡単化する。

【0224】このようにしてベリファイを行なう際、記 憶レベルが8値の場合には、最下位ビットについては、 最下位ビットのノードの状態をNMOSトランジスタN 19及びN23のゲートに与え、その反転ノードの状態 をNMOSトランジスタN21、N25に与えて、最下 位ビットのラッチ回路の状態に応じて、ラッチ回路LQ 2、LQ1の設定/不設定を制御する構成とする。

【0225】更に、このようにしてベリファイを行なう 際、記憶レベルが8値の場合には、ラッチ回路LQ0に ラッチされる最下位ビットについては、NMOSトラン ジスタN72、N73により、最下位ビットの状態に応 じて、ビット線のディスチャージを制御する。

【0226】記憶レベルが4値とされた読み出し時にお いては、それまでにラッチ回路のノード反転がないとき にのみ、ビット線をプリチャージするように制御し、前 回までにラッチ回路のノードの反転があると、ビット線 にプリチャージ電流が流れないようにしている。すなわ ち、読み出し時には、電圧VBOのみVccとし、電圧V. B1、VB2は接地レベルとする。それまでの読み出し でラッチ回路の反転が起きていないときのみ、NMOS

トランジスタn4、n3が導通し、電圧VBOによりビット線がプリチャージされてデータの読み出しが行なわれ、ラッチ回路に読み出しデータが設定される。それまでの読み出しでラッチ回路の反転が起きていると、ビット線のプリチャージが行なわれなくなり、それまでのデータが保持される。

【0227】また、記憶レベルが8値とされた読み出し時においては、それまでにラッチ回路のノード反転がないときにのみ、ビット線をプリチャージするように制御し、前回までにラッチ回路のノードの反転があると、ビット線にプリチャージ電流が流れないようにしている。すなわち、読み出し時には、電圧VBOのみVccとし、電圧VB1、VB2、VB3は接地レベルとする。それまでの読み出しでラッチ回路の反転が起きていないときのみ、NMOSトランジスタN4、N3が導通し、電圧VB0によりビット線がプリチャージされてデータの読み出しが行なわれ、ラッチ回路に読み出しデータが設定される。それまでの読み出しでラッチ回路の反転が起きていると、ビット線のプリチャージが行なわれなくなり、それまでのデータが保持される。

【0228】このようにすると、一度ラッチ回路に設定されたデータを保護するような回路が不要になるため、 読み出し時の回路規模が著しく削減される。

[0229]

【発明の実施の形態】この発明の実施の形態について、 以下の順序で、図面を参照して説明する。

【0230】1. 第1の実施の形態

- 1-1. 第1の実施の形態の全体構成
- 1-2. 第1の実施の形態の書き込み時の動作
- 1-3. 第1の実施の形態のベリファイ読み出し時の動作
- 1-4. 第1の実施の形態の読み出し時の動作
- 2. 第2の実施の形態
- 2-1. 第2の実施の形態の全体構成
- 2-2. 第2の実施の形態の書き込み時の動作
- 2-3. 第2の実施の形態のベリファイ読み出し時の動作
- 2-4. 第2の実施の形態の読み出し時の動作
- 3. 第3の実施の形態
- 3-1. 第3の実施の形態の全体構成
- 3-2. 第3の実施の形態の書き込み時の動作
- 3-3. 第3の実施の形態のベリファイ読み出し時の動作。
- 【0231】3-4. 第3の実施の形態の読み出し時の動作。

【0232】4. 変形例

1. 第1の実施の形態

図1は、この発明に係わる不揮発性半導体記憶装置の第 1の実施形態を示すものである。この不揮発性半導体記 憶装置は、記憶多値レベルが4値に対応したものであ る.

【0233】1-1、第1の実施の形態の全体構成 図1に示すように、この発明が適用された不揮発性半導 体記憶装置は、メモリアレイ21と、ビット線電圧発生 回路22と、読み出し/ベリファイ制御回路23とによ り構成される。

【0234】メモリアレイ21は、図1に示すように、 夫々メモリセルが共通のワード線WLO〜WL15に接 続されたメモリストリングaO、a1、…をマトリクス 状に配列した構成とされる。同一のワード線WLO〜W L15に接続されたメモリセルによりページが構成され ス

【0235】メモリストリングa0、a1は、フローティングゲートを有する不揮発性半導体記憶装置からなるメモリセルトランジスタmT0A~mT15A、mT0B~mT15Bが直列に接続されたNANDストリングからなる。このNANDストリングのメモリセルトランジスタmT15A、mT15Bのドレインが選択ゲートsG1A、sG1Bを夫々介してビット線BL0、BL1に接続され、メモリセルトランジスタmT0A、mT0Bのソースが選択ゲートsG2A、sG2Bを夫々介して基準電位線SLに接続される。選択ゲートsG1A、sG1Bのゲートは、選択信号供給線DSGに共通に接続される。選択ゲートは、選択信号供給線SSGに共通に接続される。同一行のメモリセルの制御ゲートが共通のワード線WL0、WL1、…に接続される。

【0236】書き込み時には、例えば20Vの電圧が選択されたメモリセルのワード線に印加され、4値の多値データがページ単位でメモリセルに書き込まれる。このとき、選択ゲートsG1A、sG1Bは導通され、選択されたメモリセル以外のワード線にはパス電圧が与えられ、選択ゲートsG2A、sG2Bは非導通とされる。【0237】メモリセルトランジスタには、図2Aに示すような、4値のデータ記録が行なわれる。図2Aに示すように、書き込み時には、書き込みデータ"00"~"11"の4値に応じて、そのメモリセルのしきい値が、夫々、分布「3」~分布「0」内になるように、各メモリセルに対して書き込みが行なわれる。

【0238】このとき、ベリファイ電圧VVF3~VVF1によりベリファイ動作が行なわれて、夫々のメモリセルのしきい値が各データに対応する分布「3」~分布「0」内となるように制御される。読み出し時には、読み出し電圧VRD3~VRD1により、メモリセルのしきい値が検出されて、読み出しが行なわれる。

【0239】ベリファイ時及び読み出し時には、選択されたメモリセルのワード線には、ベリファイ電圧VVF3  $\sim VVF1$  及び読み出し電圧VRD3  $\sim VRD1$  が与えられ、それ以外のメモリセルは導通状態とされる。また、選択ゲートsG1A、sG1B及び選択ゲートsG2A、s

G2Bは導通状態とされる。そして、このとき、メモリセルに電流が流れるかどうかにより、メモリセルのしきい値がベリファイ電圧VVF3~VVF1及び読み出し電圧VRD3~VRD1を越えているかどうかが判断されて、ベリファイ及び読み出しが行なわれる。

【0240】図1において、ビット線電圧発生回路22は、NMOSトランジスタn1~n8及びインバータの入出力同士を結合してなるラッチ回路LQ<math>2、LQ1により構成される。また、ビット線電圧発生回路22からは、電圧VBO、VB1、VB2の供給ラインが導出される。

【0241】ビット線電圧発生回路22により、書き込み時に、書き込みデータに応じたビット線電圧が発生され、メモリアレイ21のメモリセルに与えられる。また、ベリファイ時には、ビット線電圧発生回路22のラッチ回路しQ2、LQ1の記憶ノードQ2、Q1は、メモリアレイ21のメモリセルに書き込みが十分に行なわれると、"11"に設定される。読み出し時には、メモリアレイ21のメモリセルのしきい値が検出されてデータの読み出しが行なわれる。この時、ラッチ回路しQ1、LQ2の記憶ノードQ2、Q1には、読み出されたデータが格納されていく。

【0242】読み出し/ベリファイ制御回路23は、N MOSトランジスタn9~n14から構成される。この 読み出し/ベリファイ制御回路23は、読み出し時又は ベリファイ時に、ラッチ回路しQ2、LQ1の状態を制 御するものである。読み出し/ベリファイ制御回路23 からは、信号

のLAT1、

のLAT2の供給

ラインが導 出され、パルス状の信号が供給される。読み出し/ベリ ファイ制御回路23のNMOSトランジスタn9、n1 Oのゲート電極は、ノードSAに接続されている。ノー ドSAは、メモリアレイ21のメモリセルのしきい値を 検出するためのノードとなる。すなわち、後に説明する ように、メモリセルのしきい値がワード線電圧より大き いと、セルに電流が流れないことにより、ノードSAは 電源電圧Vcc (例えば、3.3V)に保持され、メモリ セルのしきい値がワード線電圧より小さいと、ビット線 電圧と略等しい電圧に降下する。このノードSAによ り、NMOSトランジスタn9、n10が制御されて、 読み出し/ベリファイ制御回路23の動作が設定され

【0243】ノードSAとビット線BLOとの間には、 高耐圧のNMOSトランジスタH3が接続されている。 また、ノードSAとビット線BL1との間に、高耐圧の NMOSトランジスタH4が接続されている。NMOS トランジスタH3のゲート電極にアドレスデコード信号 AnBが供給される。NMOSトランジスタH4のゲート電極にアドレスデコード信号AnNが供給される。なお、電源電圧Vccの供給ラインとビット線BLOとの間に、高耐圧のNMOSトランジスタH1が接続されてい る。また、電源電圧Vccの供給ラインとビット線BL1 との間に、高耐圧のNMOSトランジスタH2が接続されている。NMOSトランジスタH1のゲート電極に制 御信号INHBが供給され、NMOSトランジスタH2 のゲート電極に制御信号INHNが供給される。

【0244】ノードSAと接地ライン(GND)との間に、NMOSトランジスタn2が接続される。ノードSAと電源電圧Vccの供給ラインとの間に、PMOSトランジスタp1が接続される。NMOSトランジスタn2のゲート電極には、リセット信号RST1が供給される。PMOSトランジスタp1のゲート電極には、信号Vref が供給される。

【0245】ノードSAとビット線電圧発生回路22との間には、NMOSトランジスタn1が設けられている。すなわち、NMOSトランジスタn1のドレインがノードSAに接続される。NMOSトランジスタn1のソースがNMOSトランジスタn3、n5、n7のドレインに接続される。NMOSトランジスタn1のゲート電極には、制御信号PGM\_RVPCが供給される。

【0246】NMOSトランジスタn1のソースと電圧 VBOの供給ラインとの間に、NMOSトランジスタn3、n4が直列に接続される。NMOSトランジスタn1のソースと電圧VB1の供給ラインとの間に、NMOSトランジスタn5、n6が直列に接続される。NMOSトランジスタn1のソースと電圧VB2の供給ラインとの間に、NMOSトランジスタn7、n8が直列に接続される。

【0247】ラッチ回路しQ2、LQ1は、夫々、記憶 ノードQ2、Q1と、その反転記憶ノード/Q2、/Q 1を有している。なお、/は反転を示すバーを意味して いる。

【0248】ラッチ回路LQ2の反転記憶ノード/Q2は、NMOSトランジスタn4、n6のゲート電極に接続される。ラッチ回路LQ2の記憶ノードQ2は、NMOSトランジスタn8のゲート電極に接続される。

【0249】ラッチ回路LQ1の反転記憶ノード/Q1は、NMOSトランジスタn3、n7のゲート電極に接続される。ラッチ回路LQ1の記憶ノードQ1はNMOSトランジスタn5のゲート電極に接続される。

【0250】また、ラッチ回路LQ2の記憶ノードQ2、ラッチ回路LQ1の記憶ノードQ1の夫々と接地ラインとの間に、NMOSトランジスタn11、n12が夫々接続される。NMOSトランジスタn11、n12のゲート電極がリセット信号RST2の供給ラインに接続される。

【0251】読み出し/ベリファイ制御回路23において、NMOSトランジスタn9、n10のゲート電極は、ノードSAに接続される。NMOSトランジスタn9のドレインがラッチ回路しQ2の反転記憶ノード/Q2に接続される。NMOSトランジスタn10のドレイ

ンがラッチ回路LQ1の反転記憶ノード/Q1に接続される。

【0252】NMOSトランジスタn9のソースと接地ラインとの間に、NMOSトランジスタn13が接続される。NMOSトランジスタn10のソースと接地ラインとの間に、NMOSトランジスタn14が接続される。

【0253】読み出し/ベリファイ制御回路23からは、信号φLAT1、φLAT2の供給ラインが導出される。NMOSトランジスタn13のゲート電極が信号φLAT1の供給ラインに接続される。NMOSトランジスタn14のゲート電極が信号φLAT2の供給ラインに接続される。

【0254】ラッチ回路LQ2の記憶ノードQ2が図示せずも所定のトランジスタを介してデータバスラインに接続される。また、ラッチ回路LQ1の記憶ノードQ1が図示せずも所定のトランジスタを介してデータバスラインに接続される。

【0255】1-2. 第1の実施の形態の書き込み時の 動作

次に、この発明の第1の実施の形態の書き込み動作について、図3のタイミングチャートに関連付けて説明する。スタンバイ時には、信号PGM\_RVPCがローレベルに設定され、NMOSトランジスタn1が非導通状態に保持され、ビット線BLO、BL1(図3ではBLn、BLn+1として示されている)がビット線電圧発生回路22から切り離されている。

【0256】そして、信号RST1がハイレベルに設定され、信号AnB、AnNが(Vcc-Vth)に設定され、ビット線BL0、BL1が接地レベルに設定される。なお、このとき、信号INHB、INHNのそれぞれがローレベルに設定されている。

【0257】この状態で書き込みが起動された場合、所定のトランジスタを介して書き込みデータがラッチ回路 LQ2、LQ1に取り込まれて保持される。

【0258】その後、信号RST1がローレベルに切り換えられ、ビット線BLO、BL1が接地ラインから切り離される。そして、信号AnB、AnNがVcc以上のハイレベル(例えば読み出し時のパス電圧)に設定されるとともに、信号Vrefがローレベルとされ、PMOSトランジスタp1が導通状態に保持される。これにより、全ビット線BLO、BL1が電源電圧Vccに充電される。

【0259】このとき、ラッチデータに影響がないように、読み出し/ベリファイを制御するための信号 ΦLA T1、 ΦLA T2が接地レベルに設定される。また、メモリセルのドレイン側の選択ゲートのゲート電極に接続された選択信号供給線DSGが電源電圧 Vccに設定される。

【0260】書き込み時には、信号Vref をハイレベル

にしてプリチャージを切り、アドレス信号で選択されない方のアドレス、例えばAnNが接地レベル、信号INHNがハイレベルとなり、PGM\_RVPCがハイレベルに設定される。そして、電圧VB2が最も高い電圧となり、電圧VB1が次に高い電圧となり、電圧VB0は接地レベルになるように、すなわち、(VB2>VB1>VB0=0)の関係となるように設定される。

【0261】書き込みデータが"00"の場合には、ラッチ回路LQ2及びLQ1の反転ノード/Q2及び/Q1はハイレベルである。このため、NMOSトランジスタn3、n4が導通状態となり、ビット線BL0は、電FVB0となり、接地レベルに設定される。

【0262】書き込みデータが"01"の場合には、NMOSトランジスタn5、n6が導通状態となり、ビット線BL0は、電圧VB1に設定される。

【0263】書き込みデータが"10"の場合には、NMOSトランジスタn7、n8が導通状態となり、ビット線BL0は、電圧VB2に設定される。

【0264】書き込みデータが"11"の場合には、電 EVBO~VB2からの何れのパスもビット線BLOと 遮断されるため、ビット線BLOの電圧は、Vccレベル に保持される。

【0265】以上のプロセスにより、選択ビット線BL 0が書き込みデータに応じた電圧に設定された後、選択 されたワード線WLが書き込み電圧VPGM に設定され、 非選択のワード線が書き込みパス電圧VPASSに設定され て、書き込みが行なわれる。

【0266】上述のように、この発明の実施の形態では、記録データに応じて、ビット線電圧が変えられる。 このように、記録データに応じてビット線電圧を設定すると書き込みデータに応じてセルにかかる電界を設定することができ、記録時間の短縮が図られる。

【0267】1-3. 第1の実施の形態のベリファイ時の動作

次に、この発明の第1の実施の形態のベリファイ読み出し動作について、図4のタイミングチャートに関連付けて説明する。ベリファイ読み出し動作においては、"00"、"01"、"10"の書き込みチェックがなされる。

【0268】ベリファイ読み出し動作は、ワード線電圧 を $VVF3 \rightarrow VVF2 \rightarrow VVF1$  に順次下げて行われる(図2 A参照)。ベリファイ読み出し時には、ワード線電圧に応じて、電圧源 $VBO \sim VB2$ は、図2Bに示すように設定される。

【0269】すなわち、ワード線電圧をVVF3 に設定している間では、電圧VBOが電源電圧Vccに設定され、他の電圧VB1、VB2は接地レベル(GND)に設定される。

【0270】ワード線電圧をVVF2 に設定している間では、電圧VB1が電源電圧Vccに設定され、他の電圧V

BO、VB2は接地レベル(GND)に設定される。
1027117-ド韓電圧をVVF1に設定している間で

【0271】ワード線電圧をVVF1 に設定している間では、電圧VB2が電源電圧Vccに設定され、他の電圧VB0、VB1は接地レベル(GND)に設定される。

【0272】ベリファイに先立って、一定期間、リセット信号RST1がハイレベル、AnBおよびAnNがP5V(5~6Vの電圧)に設定され、全ビット線BL0、BL1が接地レベルになる。

【0273】それから、リセット信号RST1がローレベルに戻された後、アドレス"An"で選択されていない方、例えばAnNが接地レベルとなり、ビット線BL1がビット線電圧発生回路22のラッチ回路から切り離される。そして、ビット線をクランプするために、制御信号AnBがVAnB(VAnB=Vcc-Vth)に設定される。また、制御信号Vrefはビット線のリーク補償電流( $<<1\mu$ A)を流すだけの電圧に設定される。

【0274】先ず、ワード線電圧をVVF3 に設定したときについて説明する。ワード線電圧がVVF3 に設定されている間では、電圧VBOのみ電源電圧Vccに設定され、他の電圧VB1、VB2は接地レベルに設定されている。そして、一定期間、制御信号PGM\_RVPCが図4に示すタイミングで電源電圧Vccレベルに設定され、NMOSトランジスタn1が導通する。

【0275】ここで、NMOSトランジスタn3及びn4が導通状態にあれば、電圧VBOからの電源Vccにより、ビット線は(VAnB - Vth')に充電されていき、充電後、NMOSトランジスタH3はカットオフし、ノードSAは、PMOSトランジスタp1によるリーク補償電流によってVccに充電される。NMOSトランジスタn3及びn4が非導通状態なら、ビット線は充電されず、接地レベルである。また、他の電圧VB1、VB2は接地レベルなので、電圧VBOからの経路以外の経路による充電は行なわれない。

【0276】このように、ワード線電圧をVVF3 に設定して、ベリファイが行なわれるときには、NMOSトランジスタn3及びn4が導通状態のときにのみ、ビット線が充電される。NMOSトランジスタn3及びn4が導通状態となるのは、ラッチ回路LQ2の反転ノード/Q2がハイレベル、ラッチ回路LQ1の反転ノード/Q1がハイレベルとなるときだけであり、書き込みデータが"00"のときである。

【0277】このことから、書き込みデータ"00"のときにのみ、ビット線が充電され、他の書き込みデータのときには、ノードSAは接地レベルになり、ベリファイの対象外となる。

【0278】この状態で、制御信号PGM\_RVPCが接地レベルに戻され、選択ビット線BLOがビット線電圧発生回路22から切り離される。

【0279】ここで、メモリセルのしきい値電圧Vthがワード線電圧VVF3より大きい(Vth>VVF3)場合に

は、セルに電流が流れないことにより、ビット線電圧は 変化せず、ノードSAは電源電圧Vccに保持される。こ のとき、当然、NMOSトランジスタn9、n10のゲ ート電極はVccレベルである。

【0280】一方、メモリセルのしきい値Vthがワード 線電圧VVF3 より小さい(VthくVVF3 )場合には、リーク補償電流より大きいセル電流が流れてビット線電圧 は降下し、NMOSトランジスタH3がオンして、電荷 の再配分が起こり、ノードSAの電位はビット線電圧と 略等しい(VAnB - Vth')となる。このとき、NMO Sトランジスタn9、n10は完全に導通することはで きない。

【0281】そして、一定時間経過後、パルス状の信号である信号 φ LAT1、 φ LAT2が図4に示すタイミングでハイレベルに設定される。

【0282】書き込みデータが"00"で、メモリセルのしきい値Vthがワード線電圧VVF3を越えている(Vth>VVF3)ときには、信号φLAT1がハイレベルの期間では、NMOSトランジスタn13が導通状態に切り換わる。このとき、NMOSトランジスタn9のゲート電極がVccレベルとされているため、NMOSトランジスタn9も導通状態となり、ラッチ回路LQ2の反転ノード/Q2がローレベルになり、ラッチ回路LQ2のノードQ2がハイレベルに反転する。

【0283】信号øしAT2がハイレベルの期間では、NMOSトランジスタn14が導通状態に切り換わる。このとき、NMOSトランジスタn10のゲート電極がVccレベルとされているため、NMOSトランジスタn10も導通状態となり、ラッチ回路LQ1の反転ノード/Q1がローレベルになり、ラッチ回路LQ1のノードQ1がハイレベルに反転する。

【0284】以上により、ワード線電圧をVVF3 に設定したときには、書き込みデータが"00"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF3 より大きい(Vth>VVF3)場合、ラッチ回路LQ2、LQ1のラッチデータは"11"に反転し、以後、再書き込みではビット線は電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない。

【0285】一方、書き込みデータが"00"でメモリセルのしきい値Vthがワード線電圧VVF3より小さい(Vth<VVF3)場合には、信号φLAT1がハイレベルの期間では、NMOSトランジスタn13が導通状態になるが、NMOSトランジスタn9が完全に導通しないため、ラッチ回路LQ2を反転させるのに十分な電流が流せない。このため、ラッチ回路LQ2のノードの反転は起こらない。

【0286】信号φLAT2がハイレベルの期間では、 NMOSトランジスタn14は導通状態になるが、NM OSトランジスタn10が完全に導通しないため、ラッ チ回路LQ1を反転させるのに十分な電流が流せない。 このため、ラッチ回路LQ1のノードの反転は起こらない

【0287】以上により、ワード線電圧をVVF3 に設定したときには、書き込みデータが"00"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF3 より小さい(Vth<VVF3 )場合、ラッチ回路LQ2、LQ1のラッチデータは"00"のまま変化せず、再書き込み時に、ビット線電圧が書き込み電位に設定されて書き込みが行なわれる。

【0288】次に、ワード線電圧をVVF2 に設定したときについて説明する。ワード線電圧がVVF2 に設定されている間では、電圧VB1のみ電源電圧Vccに設定され、他の電圧VB0、VB2は接地レベルに設定されている。そして、一定期間、制御信号PGM\_RVPCが図4に示すタイミングで電源電圧Vccレベルに設定され、NMOSトランジスタn1が導通する。

【0289】ここで、NMOSトランジスタn5及びn6が導通状態にあれば、電圧VB1からの電源Vccにより、ビット線は(VAnB-Vth)に充電されていき、充電後、NチャンネルNMOSトランジスタH3はカットオフし、ノードSAはPMOSトランジスタp1のリーク補償電流によりVccに充電される。NMOSトランジスタn5及びn6が非導通状態なら、ビット線は充電されず、接地レベルである。また、他の電圧VBO、VB2は接地レベルなので、電圧VB1からの経路以外の経路による充電は行なわれない。

【0290】このように、ワード線電圧をVVF2 に設定してベリファイが行なわれるときには、制御信号PGM \_RVPCを電源電圧Vccレベルに設定すると、NMO Sトランジスタn5及びn6が導通状態のときにのみ、 ビット線が充電される。

【0291】NMOSトランジスタn5及びn6が導通 状態となるのは、ラッチ回路LQ2の反転ノード/Q2 がハイレベル、ラッチ回路LQ1のノードQ1がハイレ ベルとなるときだけであり、書き込みデータが"01" のときである。

【0292】このことから、ワード線電圧をVVF2 に設定して、書き込みデータが"01"のベリファイを行なうときには、書き込みデータ"01"のときにのみ、ビット線が充電され、他の書き込みデータのときには、ビット線は接地レベルになり、ベリファイの対象外となる。

【0293】この状態で、ワード線電圧をVVF2 に設定して、ベリファイ読み出しが行なわれる。ここで、メモリセルのしきい値電圧Vthがワード線電圧をVVF2 より大きい(Vth>VVF2)場合には、セルに電流が流れないことにより、ビット線電圧は変化せず、ノードSAは電源電圧Vccに保持され、当然、NMOSトランジスタn9、n10のゲート電極はVccレベルである。

【0294】一方、メモリセルのしきい値電圧Vthがワ

ード線電圧VVF2 より小さい(Vth<VVF2 )場合には、リーク補償電流より大きいセル電流が流れてビット 線電圧は降下し、NMOSトランジスタH3がオンして、電荷の再配分が起こり、ノードSAの電位はビット 線電圧と略等しい(VAnB - Vth')となる。このとき、NMOSトランジスタn9、n10は完全に導通することはできない。

【0295】そして、一定時間経過後、パルス状の信号である信号 φ LAT1が図4に示すタイミングでハイレベルに設定される。

【0296】書き込みデータが"01"でメモリセルのしきい値電圧Vthがワード線電圧VVF2より大きい(Vth>VVF2)場合には、信号φLAT1がハイレベルの期間では、NMOSトランジスタn13が導通状態に切り換わる。このとき、NMOSトランジスタn9のゲート電極がVccレベルとされているため、NMOSトランジスタn9も導通状態となり、ラッチ回路LQ2の反転ノード/Q2がローレベルになり、ラッチ回路LQ2のノードQ2がハイレベルに反転する。

【0297】以上により、ワード線電圧をVVF2 に設定したときには、書き込みデータが"01"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF2 より大きい(Vth>VVF2)場合、ラッチ回路LQ2、LQ1のラッチデータは"11"に反転し、以後、再書き込みではビット線は電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない。

【0298】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF2 より小さい(Vth<VVF2 )場合には、信号 o LAT1がハイレベルの期間では、NMOSトランジスタn13が導通状態になるが、NMOSトランジスタn9が完全に導通しないため、ラッチ回路LQ2を反転させるのに十分な電流が流せない。このため、ラッチ回路LQ2のノードの反転は起こらない。

【0299】以上により、ワード線電圧をVVF2 に設定したときには、書き込みデータが"01"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF2 より小さい(Vth<VVF2 )場合、ラッチ回路LQ2、LQ1のラッチデータは"01"のまま変化せず、再書き込み時に、ビット線電圧が書き込み電位に設定されて書き込みが行なわれる。

【0300】次に、ワード線電圧をVVF1 に設定したときについて説明する。ワード線電圧がVVF1 に設定されている間では、電圧VB2のみ電源電圧Vccに設定され、他の電圧VB0、VB1は接地レベルに設定されている。そして、一定期間、制御信号PGM\_RVPCが図4に示すタイミングで電源電圧Vccレベルに設定され、NMOSトランジスタn1が導通する。

【0301】ここで、NMOSトランジスタn7及びn 8が導通状態にあれば、電圧VB2からの電源Vccによ り、ビット線は(VAnB - Vth')に充電されていき、 充電後、NチャンネルNMOSトランジスタH3はカットオフし、ノードSAはPMOSトランジスタp1のリーク補償電流によりVccに充電される。NMOSトランジスタn7及びn8が非導通状態なら、ビット線は充電されず、接地レベルである。また、他の電圧VB0、VB1は接地レベルなので、電圧VB2からの経路以外の経路による充電は行なわれない。

【0302】このように、ワード線電圧をVVF1 に設定してベリファイが行なわれるときには、制御信号PGM \_RVPCを電源電圧Vccレベルに設定すると、NMO Sトランジスタn7及びn8が導通状態のときにのみ、 ビット線が充電される。

【0303】NMOSトランジスタn7及びn8が導通 状態となるのは、ラッチ回路LQ2のノードQ2がハイレベル、ラッチ回路LQ1の反転ノード/Q1がハイレベルとなるときだけであり、書き込みデータが"10"のときである。

【0304】このことから、ワード線電圧をVVF1 に設定して、書き込みデータが" 10"のベリファイを行なうときには、書き込みデータ" 10"のときにのみ、ビット線が充電され、他の書き込みデータのときには、ビット線は接地レベルになり、ベリファイの対象外となる

【0305】この状態で、ワード線電圧をVVF1 に設定して、ベリファイ読み出しが行なわれる。ここで、メモリセルのしきい値電圧Vthがワード線電圧VVF1 より大きい(Vth>VVF1 )場合には、セルに電流が流れないことにより、ビット線電圧は変化せず、ノードSAは電源電圧Vccに保持される。このとき、当然、NMOSトランジスタn9、n10のゲート電極はVccレベルである

【0306】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF1 より小さい(Vth<VVF1 )場合には、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタH3がオンして、電荷の再配分が起こり、ノードSAの電位はビット線電圧と略等しい(VAnB - Vth')となる。このとき、NMOSトランジスタn9、n10は完全に導通することはできない。

【0307】そして、一定時間経過後、パルス状の信号である信号 φ LAT 2が図4に示すタイミングでハイレベルに設定される。

【0308】書き込みデータが"10"でメモリセルのしきい値電圧Vthがワード線電圧VVF1より大きい(Vth>VVF1)場合には、信号φLAT2がハイレベルの期間では、NMOSトランジスタn14が導通状態に切り換わる。このとき、NMOSトランジスタn10のゲート電極がVccレベルとされているため、NMOSトランジスタn10も導通状態となり、ラッチ回路LQ1の反転ノード/Q1がローレベルになり、ラッチ回路LQ

1のノードQ1がハイレベルに反転する。

【0309】以上により、ワード線電圧をVVF1に設定したときには、書き込みデータが"10"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF1より大きい(Vth>VVF1)場合、ラッチ回路LQ2、LQ1のラッチデータは"11"に反転し、以後、再書き込みではビット線は電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない。

【0310】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF1 より小さい(Vth<VVF1 )場合には、信号φLAT2がハイレベルの期間では、NMOSトランジスタn14が導通状態になるが、NMOSトランジスタn10が完全に導通しないため、ラッチ回路LQ1を反転させるのに十分な電流が流せない。このため、ラッチ回路LQ1のノードの反転は起こらない。

【0311】以上により、ワード線電圧をVVF1 に設定したときには、書き込みデータが"10"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF1 より小さい(Vth<VVF1)場合、ラッチ回路LQ2、LQ1のラッチデータは"10"のまま変化せず、再書き込み時に、ビット線電圧が書き込み電位に設定されて書き込みが行なわれる。

【0312】上述のように、この発明の第1の実施の形 態では、ベリファイ時には、電圧VBO、VB1、VB 2のうちの1つを電源電圧Vccとし、他の電圧を接地レ ベルとし、書き込みデータに応じてNMOSトランジス タn3及びn4、n5及びn6、n7及びn8を制御し て、電圧VB0、VB1、VB2のうちの1つからビッ ト線の充電電流を流すようにすることで、他の書き込み データをベリファイの対象外としている。すなわち、ワ ード線電圧VVF3 のセルのベリファイ時には、電圧VB ○を使うことで、"○○"以外をベリファイの対象外と し、ワード線電圧VVF2のセルのベリファイ時には、電 圧VB1を使うことで、"01"以外をベリファイの対 象外とし、ワード線電圧VVF1 のセルのベリファイ時に は、電圧VB2を使うことで、"10"以外をベリファ イの対象外としている。これにより、ベリファイ時の回 路構成が簡単化されている。

【0313】1-4. 第1の実施の形態の読み出し時の動作

次に、この発明の第1の実施の形態の読み出し動作について、図5のタイミングチャートに関連付けて説明する。スタンバイ時には、制御信号AnB、AnNは(Vcc-Vth)のレベルにあり、リセット信号RST1はハイレベルに設定され、全ビット線は接地レベルとなる。【0314】この状態で読み出し動作が起動されると、リセット信号RST1がローレベルになり、ビット線は接地ラインから切り離される。そして、選択ビット線が例えば偶数ビット線の場合、AnBがP5Vレベル、AnNが接地レベルに設定され、奇数ビット線はラッチか

ら切り離され、制御信号AnBは(Vcc-Vth(=VAnB))に保持され、制御信号Vrefにビット線のリークを補償する電流を流すための電圧が印加される。これと同時に、リセット信号RST2にハイレベルが設定され、NMOSトランジスタn11、n12が導通して、ラッチ回路LQ2、LQ1のノードQ2、Q1が全て「O」にリセットされる。

【0315】読み出し動作は、ワード線をVRD3 →VRD 2 →VRD1 に順次下げて行なわれる(図2A参照)。読 み出し時には、図2Cに示すように、電圧VBOはVcc レベル、電圧VB1、電圧VB2は接地レベルに常に設 定される。

【O316】先ず、選択ワード線電圧がVRD3 に設定され、制御信号PGM\_RVPCが電源電圧Vccに設定され、NMOSトランジスタnlが導通状態に設定される。

【0317】ここで、NMOSトランジスタn4、n3が導通状態にあれば、電圧VB0からの電流がNMOSトランジスタn4、n3、n1を介して流れ、ビット線が充電される。読み出しの開始時には、ラッチ回路LQ2、LQ1が全て「0」にリセットされているため、ラッチ回路LQ2の反転ノード/Q2は「1」、ラッチ回路LQ1の反転ノード/Q1は「1」である。したがって、この時、NMOSトランジスタn4、n3は導通状態である。

【0318】したがって、選択ワード線電圧がVRD3 に設定され、制御信号PGM\_RVPCが電源電圧Vccに設定されると、全ての偶数ビット線は(VAnB - Vth')に充電され、NMOSトランジスタH3がカットオフすることにより、全てのノードSAはリーク補償電流によりVccに充電される。その後、制御信号PGM\_RVPCが接地レベルに戻される。

【0319】ワード線電圧がVRD3での読み出しの結果、メモリセルのしきい値電圧Vthがワード線電圧VRD3より大きい(Vth>VRD3)場合、セル電流が流れないことにより、ノードSAは電源電圧Vccに保持される。このとき、NMOSトランジスタn9、n10が導通状態となる。

【0320】そして、一定時間経過後、パルス状の信号である信号 φ L A T 1、 φ L A T 2 が 図 5 に示す タイミングでハイレベルに設定される。

【0321】信号のLAT1がハイレベルに設定されると、NMOSトランジスタn13が導通状態に設定される。そして、NMOSトランジスタn9のゲート電極がVccレベルとされているため、NMOSトランジスタn9も導通し、ラッチ回路LQ2の反転ノード/Q2が「0」になり、ラッチ回路LQ2のノードQ2が「1」に反転する。

【0322】信号øLAT2がハイレベルに設定されると、NMOSトランジスタn14が導通状態に設定され

る。そして、NMOSトランジスタn10のゲート電極がVccレベルとされているため、NMOSトランジスタn10も導通し、ラッチ回路LQ1の反転ノード/Q1が「0」になり、ラッチ回路LQ1のノードQ1が「1」に反転する。

【0323】以上により、メモリセルのしきい値電圧Vthがワード線電圧VRD3より大きい(Vth>VRD3)場合、ラッチ回路LQ2、LQ1のラッチデータが"11"に反転する。なお、読み出しデータは反転しており、ラッチデータが"11"のときの読み出しデータは"00"である。

【0324】一方、メモリセルのしきい値電圧Vthがワード線電圧VRD3以下(Vth<VRD3)であれば、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタH3が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット線電圧と略等しい(VAnB - Vth')となる。このため、NMOSトランジスタn9、n10は完全に導通しない。【0325】そして、一定時間経過後、パルス状の信号である信号のLAT1、のLAT2が図4に示すタイミングでハイレベルに設定される。

【0326】信号

は、NMOSトランジスタn13が導通状態に設定されるが、NMOSトランジスタn9は完全に導通していない。したがって、ラッチ回路しQ2を反転させるための十分な電流を流すことはできず、ラッチ回路しQ2のノードの反転は生じない。

【0327】信号のLAT2がハイレベルに設定されると、NMOSトランジスタn14が導通状態に設定されるが、NMOSトランジスタn10は完全に導通していない。したがって、ラッチ回路LQ1を反転させるための十分な電流を流すことはできず、ラッチ回路LQ1のノードの反転は生じない。

【0328】次に、選択ワード線電圧がVRD2 に設定され、制御信号PGM\_RVPCが電源電圧Vccに設定され、NMOSトランジスタn 1が導通状態に設定される。

【0329】ここで、選択ワード線電圧がVRD3 に設定して読み出しを行なったときにラッチ回路LQ1及びLQ2のノードの反転が起こっていなければ、ラッチ回路LQ1、LQ2は初期状態の"00"であるから、NMOSトランジスタn3、n4が導通している。このため、制御信号 $PGM_RVPC$ が電源電圧Vccに設定されると、電圧VBOからの電流がNMOSトランジスタn4、n3、n1を介して流れ、メモリセルのしきい値電圧VthがVRD3 より低いセルがつながる全ての偶数ビット線は(VAnB-Vth) に充電される。

【0330】これに対して、選択ワード線電圧がVRD3 に設定して読み出しを行なったときにラッチ回路LQ1 及びLQ2のノードの反転が起こっていれば、NMOS トランジスタn4、n3が非導通状態となり、電圧源VBOから切り離され、なおかつ、電圧源VB1,VB2とも接続されず、偶数ビット線はVccレベルを保持したままフローティングとなる。この状態では、すでに反転しているラッチ回路しQ1及びしQ2のラッチデータには影響がない。

【0331】その後、制御信号PGM\_RVPCが接地レベルに戻される。この時、前回迄にノードの反転が起きていないセルがつながる偶数ビット線は(VAnB -Vth)に充電され、NMOSトランジスタH3がカットオフすることにより、全てのノードSAはVccに充電される。

【0332】ここで、メモリセルのしきい値電圧Vthがワード線電圧VRD2 より大きい(Vth>VRD2)場合、セル電流が流れないことにより、ノードSAは電源電圧Vccに保持される。このとき、NMOSトランジスタn9、n10は導通状態となる。

【0333】そして、一定時間経過後、パルス状の信号である信号 φ L A T 1 が図5 に示すタイミングでハイレベルに設定される。

【0334】信号のLAT1がハイレベルに設定されると、NMOSトランジスタn13が導通状態に設定される。このとき、NMOSトランジスタn9が導通状態であるため、ラッチ回路LQ2の反転ノード/Q2が「0」になり、ラッチ回路LQ2のノードQ2が「1」に反転する。

【0335】以上により、メモリセルのしきい値電圧V thがワード線電圧VRD2 より大きい(Vth>VRD2)場合、前回迄にラッチの反転が起きていなければ、ラッチ回路LQ2、LQ1のラッチデータが"10"に反転する。前回迄にラッチの反転が起きてラッチデータが"11"の場合には、そのデータは保持される。なお、読み出しデータは反転しており、ラッチデータが"10"のときの読み出しデータは"01"である。

【0336】メモリセルのしきい値電圧Vthがワード線電圧VRD2より小さい(Vth<VRD2)場合には、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタH3が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット線電圧と略等しい(VAnB - Vth')となる。このため、NMOSトランジスタn9、n10は完全に導通しない。【0337】そして、一定時間経過後、パルス状の信号である信号φLAT1が図5に示すタイミングでハイレベルに設定される。

【0338】信号φLAT1がハイレベルに設定されると、NMOSトランジスタn13が導通状態に設定されるが、NMOSトランジスタn9は完全に導通していない。したがって、ラッチ回路LQ2を反転させるための十分な電流を流すことはできず、ラッチ回路LQ2のノードの反転は生じない。

【0339】次に、選択ワード線電圧がVRD1 に設定され、制御信号PGM\_RVPCが電源電圧Vccに設定され、NMOSトランジスタnlが導通状態に設定される

【0340】ここで、前回までの読み出しで、ラッチ回 路LQ1及びLQ2のノードの反転が起こっていなけれ ば、NMOSトランジスタn4、n3が導通状態とな り、電圧VBOによりビット線が充電される。なお、前 回までの読み出しで、ラッチ回路LQ1及びLQ2のノ ードの反転が起こっていれば、NMOSトランジスタn 4、n3が非導通状態となり、電圧源VBOから切り離 され、なおかつ、電圧源VB1, VB2とも接続され ず、偶数ビット線はVccレベルを保持したままフローテ ィングとなる。この状態では、すでに反転しているラッ チ回路LQ1及びLQ2のラッチデータには影響がな い。また、前回までの読み出しで、ラッチ回路LQ2側 のノードのみに反転が起こっていれば、NMOSトラン ジスタn4が非導通状態となって電圧源VBOから切り 離され、NMOSトランジスタn7,n8が導通して電 圧源VB2に接続される。この場合には、電圧VB1お よびVB2は接地レベルなので、ノードSAは接地レベ ルとなり、読み出し動作の対象外となる。

【0341】その後、制御信号PGM\_RVPCが接地レベルに戻され、この時、読み出し動作の対象となる偶数ビット線は(VAnB ーVth')に充電され、NMOSトランジスタH3がカットオフすることにより、読み出し動作の対象となるノードSAはVccに充電される。

【0342】ここで、ワード線電圧がVRD1 での読み出しの結果、メモリセルのしきい値電圧Vthがワード線電圧VRD1 より大きい(Vth>VRD1 )場合、セル電流が流れないことにより、ノードSAは電源電圧Vccに保持され、NMOSトランジスタn9、n10が導通状態となる。

【0343】そして、一定時間経過後、パルス状の信号である信号 φ LAT 2 が図5 に示すタイミングでハイレベルに設定される。

【0344】信号 $\phi$ LAT2がハイレベルに設定されると、NMOSトランジスタn14が導通状態に設定される。このとき、NMOSトランジスタn10が導通状態であるため、ラッチ回路LQ1の反転ノード/Q1が「0」になり、ラッチ回路LQ1のノードQ1が「1」に反転する。

【0345】以上により、メモリセルのしきい値電圧V thがワード線電圧VRD1 より大きい(Vth>VRD1)場合、前回迄にラッチの反転が起きていなければ、ラッチ回路LQ2、LQ1のラッチデータが"01"に反転する。前回迄にラッチの反転が起きていれば、そのデータは保持される。読み出しデータは反転しており、ラッチデータが"01"のときの読み出しデータは"10"である。

【0346】メモリセルのしきい値電圧Vthがワード線電圧VRD1 以下(Vth<VRD1)であれば、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタH3が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット線電圧と略等しい(VAnB - Vth')となる。このため、NMOSトランジスタn9、n10は完全に導通しない。

【0347】そして、一定時間経過後、パルス状の信号である信号 φ LAT 2 が図5 に示すタイミングでハイレベルに設定される。

【0348】信号

の348】信号

の14が

は、NMOSトランジスタn14が

導通状態に設定されるが、NMOSトランジスタn10は

完全に

導通していない。したがって、ラッチ回路LQ1を反転させるための十分な電流を流すことはできず、ラッチ回路LQ1の

ノードの反転は生じない。

【0349】上述のように、この第1の実施の形態では、読み出し時には、前回までの読み出しでラッチ回路のデータの反転が生じている場合には、読み出しの対象外とし、前回までの読み出しでラッチ回路のデータの反転が生じていない場合のみ、読み出しを行なっている。このような構成とすることで、回路規模の縮小が図られている。

【0350】なお、選択ワード線電圧を  $VRD3 \sim VRD1$  に設定して、何れも、ラッチの反転が生じなければ、ラッチ回路 LQ2、LQ1のデータは"00"のままである。ラッチデータが"00"のとき、読み出しデータは、"11"である。

【0351】2. 第2の実施の形態

図6は、この発明に係わる不揮発性半導体記憶装置の第 2の実施形態を示すものである。この不揮発性半導体記 憶装置は、記憶多値レベルが8値に対応したものであ る。

【0352】2-1.第2の実施の形態の全体構成 図6に示すように、この発明が適用された不揮発性半導体記憶装置は、メモリアレイ11と、ビット線電圧発生 回路12と、読み出し/ベリファイ制御回路13とにより構成される。

【0353】メモリアレイ11は、図7に示すように、 夫々メモリセルが共通のワード線WL0〜WL15に接 続されたメモリストリングA0、A1、…をマトリクス 状に配列した構成とされる。同一のワード線WL0〜W L15に接続されたメモリセルによりページが構成され

【0354】メモリストリングAO、A1は、フローティングゲートを有する不揮発性半導体記憶装置からなるメモリセルトランジスタMTOA〜MT15A、MTOB〜MT15Bが直列に接続されたNANDストリングからなる。このNANDストリングのメモリセルトランジスタMTOAのドレインが選択ゲートSG1A、SG

1 Bを夫々介してビット線BLO、BL1に接続され、メモリセルトランジスタMT15A、MT15Bのソースが選択ゲートSG2A、SG2Bを夫々介して基準電位線VGLに接続される。選択ゲートSG1A、SG1Bのゲートは、選択信号供給線SSLに共通に接続される。選択ゲートSG2A、SG2Bのゲートは、選択信号供給線GSLに共通に接続される。同一行のメモリセルの制御ゲートが共通のワード線WLO、WL1、…に接続される。

【0355】書き込み時には、例えば20Vの電圧が選択されたメモリセルのワード線に印加され、8値の多値データがページ単位でメモリセルに書き込まれる。このとき、選択ゲートSG1A、SG1Bは導通され、選択がトSG2A、SG2Bは非導通とされる。【0356】メモリセルトランジスタには、図8に示すような、8値のデータ記録が行なわれる。図8に示すような、8値のデータ記録が行なわれる。図8に示すように、書き込み時には、書き込みデータ"000"~"111"の8値に応じて、ぞのメモリセルのしきい値が、夫々、分布「7」〜分布「0」内になるように、各メモリセルに対して書き込みが行なわれる。

【0357】このとき、ベリファイ電圧VVF7~VVF1 によりベリファイ動作が行なわれて、夫々のメモリセル のしきい値が各データに対応する分布「7」~分布

「〇」内となるように制御される。読み出し時には、読み出し電圧VRD7 ~VRD1 により、メモリセルのしきい値が検出されて、読み出しが行なわれる。

【0358】ベリファイ時及び読み出し時には、選択されたメモリセルのワード線には、ベリファイ電圧VVF7~VVF1及び読み出し電圧VRD7~VRD1が与えられ、それ以外のメモリセルは導通状態とされる。また、選択ゲートSG1A、SG1B及び選択ゲートSG2A、SG2Bは導通とされる。そして、このとき、メモリセルに電流が流れるかどうかにより、メモリセルのしきい値がベリファイ電圧VVF7~VVF1及び読み出し電圧VRD7~VRD1を越えているかどうかが判断されて、ベリファイ及び読み出しが行なわれる。

【0359】図6において、ビット線電圧発生回路12は、NMOSトランジスタN1~N15及びインバータの入出力同士を結合してなるラッチ回路LQ2、LQ1、LQ0により構成される。また、ビット線電圧発生回路12からは、電圧VB0、VB1、VB2、VB3の供給ラインが導出される。

【0360】ビット線電圧発生回路12により、書き込み時に、書き込みデータに応じたビット線電圧が発生され、メモリアレイ11のメモリセルに与えられる。また、ベリファイ時には、ビット線電圧発生回路12のラッチ回路しQ2、LQ1、LQ0の記憶ノードQ2、Q1、Q0は、メモリアレイ11のメモリセルに書き込みが十分に行なわれると、"111"に設定される。読み

出し時には、メモリアレイ11のメモリセルのしきい値 が検出されてデータの読み出が行なわれる。この時、ラ ッチ回路LQ0、LQ1、LQ2の記憶ノードQ2、Q 1、Q0には、読み出されたデータが格納されていく。 【0361】読み出し/ベリファイ制御回路13は、N MOSトランジスタN16~N28から構成される。こ の読み出し/ベリファイ制御回路13は、読み出し時又 はベリファイ時に、ラッチ回路LQ2、LQ1、LQ0 の状態を制御するものである。読み出し/ベリファイ制 御回路13からは、信号φLATO、φLAT1、φL れ、パルス状の信号が供給される。読み出し/ベリファ イ制御回路13のNMOSトランジスタN16、N1 7. N18のゲート電極は、ノードSAに接続されてい る。ノードSAは、メモリアレイ11のメモリセルのし きい値を検出するためのノードとなる。すなわち、後に 説明するように、メモリセルのしきい値がワード線電圧 より大きいと、セルに電流が流れないことにより、ノー ドSAは電源電圧Vcc (例えば、3.3V)に保持さ れ、メモリセルのしきい値がワード線電圧より小さい と、ビット線電圧と略等しい電圧に降下する。このノー ドSAにより、NMOSトランジスタN16、N17、 N18が制御されて、読み出し/ベリファイ制御回路1 3の動作が設定される。

【0362】ノードSAとビット線BL0との間には、高耐圧のNMOSトランジスタHN1及びHN3の直列接続が設けられる。また、ノードSAとビット線BL1との間に、高耐圧のNMOSトランジスタHN2及びHN4の直列接続が設けられる。NMOSトランジスタHN3のゲート電極にアドレスデコード信号AiBが供給される。NMOSトランジスタHN4のゲート電極にアドレスデコード信号AiNが供給される。NMOSトランジスタHN1、HN2のゲート電極に、制御信号TRNが供給される。

【0363】ノードSAと接地ラインGNDとの間に、NMOSトランジスタN1が接続される。ノードSAと電源電圧Vccの供給ラインとの間に、PMOSトランジスタP1が接続される。NMOSトランジスタN1のゲート電極には、制御信号DISが供給される。PMOSトランジスタP1のゲート電極には、信号Vrefが供給される。

【0364】ノードSAとビット線電圧発生回路12との間には、NMOSトランジスタN2が設けられている。すなわち、NMOSトランジスタN2のドレインがノードSAに接続される。NMOSトランジスタN2のソースがNMOSトランジスタN3、N5、N7、N9のドレインに接続される。NMOSトランジスタN2のゲート電極には、制御信号PGM\_RVPCが供給される。

【0365】NMOSトランジスタN2のソースと電圧

VBOの供給ラインとの間に、NMOSトランジスタN3、N4が直列に接続される。NMOSトランジスタN2のソースと電圧VB1の供給ラインとの間に、NMOSトランジスタN5、N6が直列に接続される。NMOSトランジスタN2のソースと電圧VB2の供給ラインとの間に、NMOSトランジスタN7、N8が直列に接続される。NMOSトランジスタN2のソースと電圧VB3の供給ラインとの間に、NMOSトランジスタN9、N10、N11が直列に接続されるとともに、NMOSトランジスタN11と並列に、NMOSトランジスタN15が接続される。

【0366】ラッチ回路LQ2、LQ1、LQ0は、夫々、記憶ノードQ2、Q1、Q0と、その反転記憶ノード/Q2、/Q1、/Q0を有している。なお、/は反転を示すバーを意味している。

【0367】ラッチ回路LQ2の反転記憶ノード/Q2は、NMOSトランジスタN4、N6のゲート電極に接続される。ラッチ回路LQ2の記憶ノードQ2は、NMOSトランジスタN7、N9のゲート電極に接続される。

【0368】ラッチ回路LQ1の反転記憶ノード/Q1は、NMOSトランジスタN3、N8のゲート電極に接続される。ラッチ回路LQ1の記憶ノードQ1はNMOSトランジスタN5、N10のゲート電極に接続される

【0369】ラッチ回路LQOの反転記憶ノード/Q0 は、NMOSトランジスタN11のゲート電極に接続される。NMOSトランジスタN11と並列に接続された NMOSトランジスタ15のゲート電極には、制御信号 RDの供給ラインが接続される。

【0370】また、ラッチ回路LQ2の記憶ノードQ2、ラッチ回路LQ1の記憶ノードQ1、ラッチ回路LQ0の記憶ノードQ0の夫々と接地ラインとの間に、NMOSトランジスタN12、N13、N14が夫々接続される。NMOSトランジスタN12、N13、N14のゲート電極がリセット信号RSTの供給ラインに接続される。

【0371】読み出し/ベリファイ制御回路13において、NMOSトランジスタN16、N17、N18のゲート電極は、ノードSAに接続される。NMOSトランジスタN16のドレインがラッチ回路LQ2の反転記憶ノード/Q2に接続される。NMOSトランジスタN17のドレインがラッチ回路LQ1の反転記憶ノード/Q1に接続される。NMOSトランジスタN18のドレインがラッチ回路LQ0の反転記憶ノード/Q0に接続される。

【0372】NMOSトランジスタN16のソースと接地ラインとの間に、NMOSトランジスタN19、N2 0が直列に接続されるとともに、これと並列的にNMO SトランジスタN21、N22が直列に接続される。N MOSトランジスタN17のソースと接地ラインとの間に、NMOSトランジスタN23、N24が直列に接続されるとともに、これと並列的にNMOSトランジスタN25、N26が直列に接続される。NMOSトランジスタN18のソースと接地ラインとの間に、NMOSトランジスタN27、N28が直列に接続される。なお、NMOSトランジスタN27、N28を直列に接続しているのは、ラッチ反転の特性を合わせるためである。NMOSトランジスタN27、N28のうちの一方を省略しても良い。

【0373】そして、NMOSトランジスタN20のゲート電極が信号のLAT0の供給ラインに接続され、NMOSトランジスタN22のゲート電極が信号のLAT1の供給ラインに接続され、NMOSトランジスタN24のゲート電極が信号のLAT2の供給ラインに接続され、NMOSトランジスタN26のゲート電極が信号のLAT3の供給ラインに接続され、NMOSトランジスタN27、N28のゲート電極が信号のLAT4の供給ラインに接続される。

【0374】ラッチ回路LQ2の記憶ノードQ2とバスラインIOOとの間に、NMOSトランジスタN31が接続され、ラッチ回路LQ1の記憶ノードQ1とバスラインIO1との間にNMOSトランジスタN32が接続され、ラッチ回路LQOの記憶ノードQ0とバスラインIO2との間にNMOSトランジスタN33が接続される。

【0375】また、カラムゲートとしてのNMOSトランジスタN31、N32、N33のゲート電極が信号Y 0\_0の供給ラインに接続される。

【0376】2-2. 第2の実施の形態の書き込み時の動作

次に、この発明の第2の実施の形態の書き込み動作を図 9を参照して説明する。スタンバイ時には、信号PGM RVPCがローレベルに設定され、NMOSトランジスタN2が非導通状態に保持され、ビット線BLO、BL1(図9ではBLn、BLn+1として示されている)がラッチ回路から切り離されている。

【0377】そして、信号DISがハイレベルに設定され、信号TRN、AiB、AiNが(Vcc-Vth)に設定され、ビット線BLO、BL1が接地レベルに設定される。

 $\{0378\}$  この状態で書き込みが起動された場合、信号 $Y0_0$ がハイレベルに設定されて、書き込みデータがラッチ回路LQ2、LQ1、LQ0に取り込まれて保持される。

【0379】その後、信号DISがローレベルに切り換えられ、ビット線BLO、BL1が接地ラインから切り離される。そして、信号TRN、AiB、AiNがVcc以上のハイレベル(例えば読み出し時のパス電圧)に設定されるとともに、信号Vrefがローレベルとされ、P

MOSトランジスタP1が導通状態に保持される。これにより、全ビット線BLO、BL1が電源電圧Vccに充電される。

【0380】このとき、ラッチデータに影響がないように、読み出し/ベリファイを制御するための信号 ΦLA T0~ ΦLA T4が接地レベルに設定される。また、メモリセルのドレイン側の選択ゲートのゲート電極に接続された選択信号供給線が電源電圧 Vccに設定される。

【0381】書き込み時には、信号Vrefをハイレベルにしてプリチャージを切り、アドレス信号で選択されない方のアドレス、例えばAiNが接地レベルとなり、PGM\_RVPCがハイレベルに設定される。そして、電圧VB3が最も高い電圧となり、電圧VB2が次に高い電圧となり、電圧VB1が次に高い電圧となり、電圧VB0は接地レベルになるように設定される。

【0382】書き込みデータが"00x"(xは0又は1)の場合には、ラッチ回路LQ2及びLQ1の反転ノード/Q2及び/Q1はハイレベルである。このため、NMOSトランジスタN3、N4が導通状態となり、ビット線BLOは、電圧VBOとなり、接地レベルに設定される。

【0383】 書き込みデータが 01x の場合には、 NMOSトランジスタN5、N6が導通状態となり、ビット線BLOは、電圧VB1に設定される。

【0384】書き込みデータが"10x"の場合には、NMOSトランジスタN7、N8が導通状態となり、ビット線BLOは、電圧<math>VB2に設定される。

【0385】書き込みデータが"110"の場合には、NMOSトランジスタN9、N10、N11が導通状態となり、ビット線BL0は、電圧VB3に設定される。【0386】書き込みデータが"111"の場合には、電圧VB0~VB3からの何れのパスもビット線と遮断されるため、ビット線の電圧は、Vccレベルに保持される

【0387】以上のプロセスにより、選択ビット線BL 0が書き込みデータに応じた電圧に設定された後、選択されたワード線WLが書き込み電圧に設定され、非選択のワード線が書き込みパス電圧に設定されて、書き込みが行なわれる。

【0388】上述のように、この発明の実施の形態では、記録データに応じて、ビット線電圧が変えられる。 このように、記録データに応じてビット線電圧を設定すると書き込みデータに応じてセルにかかる電界を設定することができ、記録時間の短縮が図られる。

【0389】2-3. 第2の実施の形態のベリファイ時の動作

次に、この発明の第2の実施の形態のベリファイ読み出し動作について、図10のタイミングチャートに関連付けて説明する。

【0390】ベリファイ読み出し時には、ワード線電圧

に応じて、電圧源VB0〜VB3は、図11Aに示すように設定される。

【0391】すなわち、ワード線電圧をVVF7 に設定している間とワード線電圧をVVF6 に設定している間では、電圧VBOが電源電圧Vccに設定され、他の電圧VB1、VB2、VB3は接地レベルに設定される。

【0392】ワード線電圧をVVF5 に設定している間と ワード線電圧をVVF4 に設定している間では、電圧VB 1が電源電圧Vccに設定され、他の電圧VBO、VB 2、VB3は接地レベルに設定される。

【0393】ワード線電圧をVVF3 に設定している間と ワード線電圧をVVF2 に設定している間では、電圧VB 2が電源電圧Vccに設定され、他の電圧VBO、VB 1、VB3は接地レベルに設定される。

【0394】ワード線電圧をVVF1 に設定している間では、電圧VB3が電源電圧Vccに設定され、他の電圧VB0、VB1、VB2は接地レベルに設定される。

【0395】また、ベリファイ時には、制御信号RDは 常時ローレベルに設定され、NMOSトランジスタN1 5は非導通である。

【0396】ベリファイに先立って、一定期間、制御信号DISがハイレベル、AiB、AiN及びTRNがP5V(5~6Vの電圧)に設定され、全ビット線BL0、BL1が接地レベルになる。

【0397】それから、制御信号DISがローレベルに戻された後、アドレス"Ai"で選択されていない方、例えばAiNが接地レベルとなり、ビット線BL1がビット線電圧発生回路12のラッチ回路から切り離される。そして、ビット線をクランプするために、制御信号 TRNがVTRN (VTRN=Vcc-Vth)に設定される。また、制御信号Vref はビット線のリーク補償電流 ( $<<1\mu A$ )を流すだけの電圧に設定される。

【0398】先ず、ワード線電圧をVVF7 に設定したときについて説明する。ワード線電圧がVVF7 に設定されている間では、電圧VBOのみ電源電圧Vccに設定され、他の電圧VB1、VB2、VB3は接地レベルに設定されている。そして、一定期間、制御信号PGM\_RVPCが電源電圧Vccレベルに設定され、NMOSトランジスタN2が導通する。

【0399】ここで、NMOSトランジスタN3及びN4が導通状態にあれば、電圧VBOからの電源Vccにより、ビット線は(VTRN-Vth)に充電されていき、充電後、NチャンネルNMOSトランジスタHN1はカットオフし、ノードSAは、PMOSトランジスタによるリーク補償電流によってVccに充電される。NMOSトランジスタN3及びN4が非導通状態なら、ビット線は充電されず、接地レベルである。また、他の電圧VB1、VB2、VB3は接地レベルなので、電圧VBOからの経路以外の経路による充電は行なわれない。

【0400】このように、ワード線電圧をVVF7 に設定

して、ベリファイが行なわれるときには、NMOSトランジスタN3及びN4が導通状態のときにのみ、ビット線が充電される。NMOSトランジスタN3及びN4が導通状態となるのは、ラッチ回路しQ2の反転ノード/Q2がハイレベル、ラッチ回路しQ1の反転ノード/Q1がハイレベルとなるときだけであり、書き込みデータが"00x"のときである。

【0401】このことから、書き込みデータ"00×"のときにのみ、ビット線が充電され、他の書き込みデータのときには、ノードSAは接地レベルになり、ベリファイの対象外となる。

【0402】この状態で、制御信号PGM\_RVPCが接地レベルに戻され、選択ビット線BLOがビット線電圧発生回路12から切り離される。

【0403】ここで、メモリセルのしきい値電圧Vthがワード線電圧VVF7 より大きい(Vth>VVF7)場合には、セルに電流が流れないことにより、ビット線電圧は変化せず、ノードSAは電源電圧Vccに保持され、NMOSトランジスタN16、N17、N18が導通状態に保持される。この場合、書き込みデータ"00x"のときにのみベリファイの対象とされているため、

①書き込みデータが"OOO"でメモリセルのしきい値 Vthがワード線電圧VVF7を越えている(Vth>VVF7 )の場合

②書き込みデータが"001"でメモリセルのしきい値 Vthがワード線電圧VVF7 を越えている(Vth>VVF7) )場合

が考えられる。しかしながら、"001"でメモリセルのしきい値Vthがワード線電圧VVF7を越えていれば、前回のワード線電圧をVVF6としたときのベリファイで(Vth>VVF6)となり、書き込み十分と判断され、ラッチ回路は"111"となって、以後書き込みされないため、これはあり得ない。

【0404】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF7より小さい(Vth<VVF7)場合には、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN1がオンして、電荷の再配分が起こり、ノードSAの電位はビット線電圧と略等しい電圧VBL(VBL=VTRNーVth')となる。ノードSAの電位が(VTRNーVth')では、NMOSトランジスタN16、N17、N18は完全に導通することはできない。

【0405】この場合、

の書き込みデータが"○○○"でメモリセルのしきい値 Vthがワード線電圧VVF7 より小さい(Vth<VVF7) 場合

②書き込みデータが" 001" でメモリセルのしきい値 Vthがワード線電圧 VVF7 より小さい (Vth < VVF7) 場合

が考えられる。

【0406】また、書き込みデータが"000"のときには、ラッチ回路LQ0の反転ノード/Q0はハイレベルであるから、NMOSトランジスタN21、N25が導通状態に保持される。書き込みデータが"001"のときには、NMOSトランジスタN21、N25が非導通である。

【0407】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LAT1、 $\phi$ LAT3、 $\phi$ LAT4が順次ハイレベルに設定される。

【0408】書き込みデータが"000"で、メモリセルのしきい値Vthがワード線電圧VVF7を越えている(Vth>VVF7)ときには、信号のLAT1がハイレベルの期間では、NMOSトランジスタN22が導通状態に切り換わる。このとき、NMOSトランジスタN21が導通状態で、NMOSトランジスタN16が導通状態であるから、ラッチ回路LQ2の反転ノード/Q2がローレベルになり、ラッチ回路LQ2のノードQ2がハイレベルに反転する。

【0409】信号 φ LAT3がハイレベルの期間では、NMOSトランジスタN26が導通状態に切り換わる。このとき、NMOSトランジスタN25が導通状態で、NMOSトランジスタN17は導通状態であるから、ラッチ回路LQ1の反転ノード/Q1がローレベルになり、ラッチ回路LQ1のノードQ1がハイレベルに反転する。

【0410】信号φLAT4がハイレベルの期間では、NMOSトランジスタN27、N28が導通状態に切り換わる。このとき、NMOSトランジスタN18は導通状態であるから、ラッチ回路LQ0の反転ノード/Q0がローレベルになり、ラッチ回路LQ0のノードQ0がハイレベルに反転する。

【0411】以上により、ワード線電圧をVVF7 に設定したときには、書き込みデータが"000"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF7 より大きい(Vth>VVF7)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"111"に反転し、以後、再書き込みではビット線は電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない

【0412】一方、書き込みデータが"000"でメモリセルのしきい値Vthがワード線電圧VVF7より小さい(Vth<VVF7)場合には、信号φLAT1がハイレベルの期間では、NMOSトランジスタN22が導通状態になり、NMOSトランジスタN21が導通状態になるが、NMOSトランジスタN16が完全に導通しないため、ラッチ回路LQ2を反転させるのに十分な電流が流せない。このため、ラッチ回路LQ2のノードの反転は起こらない。

【0413】信号

øLAT3がハイレベルの期間では、 NMOSトランジスタN26は導通状態になり、NMO SトランジスタN25が導通状態になるが、NMOSトランジスタN17が完全に導通しないため、ラッチ回路 LQ1を反転させるのに十分な電流が流せない。このため、ラッチ回路LQ1のノードの反転は起こらない。

【0414】信号のLAT4がハイレベルの期間では、 NMOSトランジスタN27、N28が導通状態になる が、NMOSトランジスタN18は完全に導通しないた め、ラッチ回路LQ0を反転させるのに十分な電流が流 せない。このため、ラッチ回路LQ0のノードの反転は 起こらない。

【0415】以上により、ワード線電圧をVVF7 に設定したときには、書き込みデータが"000"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF7 より小さい(Vth<VVF7)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"000"のまま変化せず、再書き込み時に、ビット線電圧が書き込み電位に設定されて書き込みが行なわれる。

【0416】なお、この時、書き込みデータが"00 1"のメモリセルについては、NMOSトランジスタN 21、N25が非導通となるため、ベリファイの対象外 となり、ラッチ回路LQ2、LQ1、LQ0のデータは そのまま保持される。また、それ以外のメモリセルについても、ベリファイの対象外となるため、ラッチ回路L Q2、LQ1、LQ0のデータはそのまま保持される。 【0417】次に、ワード線電圧をVVF6 に設定したときについて説明する。ワード線電圧がVVF6 に設定したとさについて説明する。ワード線電圧VB0のみ電源電圧 Vccに設定され、他の電圧VB1、VB2、VB3は接地レベルに設定されている。そして、一定期間、制御信号PGM\_RVPCが電源電圧Vccレベルに設定される。

【0418】制御信号PGM\_RVPCが電源電圧Vccレベルに設定されると、NMOSトランジスタN2が導通する。ワード線電圧をVVF6 に設定して、書き込みデータのベリファイが行なわれるときには、制御信号PGM\_RVPCを電源電圧Vccレベルに設定すると、前述と同様に、書き込みデータ"00x"のメモリセルのみ、ビット線が充電され、他の書き込みデータのときには、ビット線は接地レベルとなり、ベリファイの対象外となる。

【0419】ここで、メモリセルのしきい値電圧Vthがワード線電圧VVF6 より大きい場合には、セルに電流が流れないことにより、ビット線電圧は変化せず、ノードSAは電源電圧Vccに保持され、NMOSトランジスタN16、N17、N18が導通状態に保持される。この場合、書き込みデータ"00x"のときにのみベリファイの対象とされているため、書き込みデータが"000"でメモリセルのしきい値Vthがワード線電圧VVF6を越えている場合と、書き込みデータが"001"でメモリセルのしきい値Vthがワード線電圧VVF6を越えて

いる場合が考えられる。

【0420】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF6 より小さい場合には、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN1がオンして、電荷の再配分が起こり、ノードSAの電位はビット線電圧と略等しい(VTRN-Vth)となる。ノードSAの電位が(VTRN-Vth)では、NMOSトランジスタN16、N17、N18は完全に導通することはできない。この場合、書き込みデータが"000"でメモリセルのしきい値Vthがワード線電圧VVF7より小さい場合と、書き込みデータが"001"でメモリセルのしきい値Vthがワード線電圧VVF7より小さい場合が考えられる。

【0421】この状態で、ワード線電圧をVVF6 に設定して、ベリファイ読み出しが行なわれる。そして、一定時間経過後、パルス状の信号である信号 φ LAT 0、φ LAT 2が順次ハイレベルに設定される。

【0422】また、書き込みデータが"001"のときには、ラッチ回路LQ0のノードQ0はハイレベルであるから、NMOSトランジスタN19、N23は導通状態に保持されている。

【0423】書き込みデータが"001"でメモリセルのしきい値Vthがワード線電圧VVF6を越えている(Vth>VVF6)場合には、信号φLATOがハイレベルの期間では、NMOSトランジスタN2Oが導通状態に切り換わる。このとき、NMOSトランジスタN16が導通状態であるから、ラッチ回路LQ2の反転ノード/Q2がローレベルになり、ラッチ回路LQ2のノードQ2がハイレベルに反転する。

【0424】信号のLAT2がハイレベルの期間では、NMOSトランジスタN24が導通状態に切り換わる。このとき、NMOSトランジスタN23は導通状態で、NMOSトランジスタN17は導通状態であるから、ラッチ回路LQ1の反転ノード/Q1がローレベルになり、ラッチ回路LQ1のノードQ1がハイレベルに反転する。

【0425】以上により、ワード線電圧をVVF6 に設定したときには、書き込みデータが"001"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF6 より大きい(Vth>VVF6)場合、ラッチ回路しQ2、しQ1、LQ0のラッチデータは"111"に反転し、以後、再書き込みではビット線は電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない。

【0426】一方、書き込みデータが"001"で、メモリセルのしきい値電圧Vthがワード線電圧VVF6より小さい(Vth<VVF6)場合には、セルに電流が流れ、ビット線電圧は降下する。このため、NMOSトランジスタN16、N17、N18は、完全には導通しない。

【0427】信号のLATOがハイレベルの期間では、 NMOSトランジスタN20が導通状態になり、NMO SトランジスタN19が導通状態であるが、NMOSト ランジスタN16が完全に導通しないため、ラッチ回路 LQ2を反転させるのに十分な電流を流すことができ ず、ラッチ回路LQ2のノードの反転は起こらない。 【0428】信号øLAT2がハイレベルの期間では、 NMOSトランジスタN24は導通状態になり、NMO SトランジスタN23が導通状態であるが、NMOSト ランジスタN17は完全に導通しないため、ラッチ回路 LQ1を反転させるのに十分な電流を流すことができ ず、ラッチ回路LQ1のノードの反転は起こらない。 【0429】以上により、ワード線電圧をVVF6 に設定 したときには、書き込みデータが"001"のメモリセ ルで、そのしきい値電圧Vthがワード線電圧VVF6 より 小さい(Vth<VVF6)場合、ラッチ回路LQ2、LQ 1、LQ0のラッチデータは"001"のまま変化せ ず、再書き込み時に、ビット線電圧が書き込み電位に設 定されて書き込みが行なわれる。

【0430】なお、この時、書き込みデータが"000"のメモリセルについては、NMOSトランジスタN19、N23が非導通となるため、ベリファイの対象外となり、ラッチ回路しQ2、LQ1、LQ0のデータはそのまま保持される。また、それ以外のメモリセルについても、ベリファイの対象外となるため、ラッチ回路しQ2、LQ1、LQ0のデータはそのまま保持される。【0431】次に、ワード線電圧をVVF5に設定したときについて説明する。ワード線電圧がVVF5に設定されている間では、電圧VB1のみ電源電圧Vccに設定され、他の電圧VB0、VB2、VB3は接地レベルに設定されている。そして、一定期間、制御信号PGM\_RVPCが電源電圧Vccレベルに設定され、NMOSトランジスタN2が導通する。

【0432】ここで、NMOSトランジスタN5及びN6が導通状態にあれば、電圧VB1からの電源Vccにより、ビット線は(VTRN-Vth)に充電されていき、充電後、NMOSトランジスタHN1はカットオフし、ノードSAはPMOSトランジスタP1のリーク補償電流によりVccに充電される。NMOSトランジスタN5及びN6が非導通状態なら、ビット線は充電されず、接地レベルである。また、他の電圧VB0、VB2、VB3は接地レベルなので、電圧VB1からの経路以外の経路による充電は行なわれない。

【0433】このように、ワード線電圧をVVF5 に設定してベリファイが行なわれるときには、制御信号PGM \_RVPCを電源電圧Vccレベルに設定すると、NMO SトランジスタN5及びN6が導通状態のときにのみ、 ビット線が充電される。

【0434】NMOSトランジスタN5及びN6が導通 状態となるのは、ラッチ回路LQ2の反転ノード/Q2 がハイレベル、ラッチ回路しQ1のノードQ1がハイレベルとなるときだけであり、書き込みデータが O1 x のときである。

【0435】このことから、ワード線電圧をVVF5 に設定して、書き込みデータが"010"のベリファイを行なうときには、書き込みデータが"01x"のときにのみ、ビット線が充電され、他の書き込みデータのときには、ビット線は接地レベルになり、ベリファイの対象外となる。

【0436】この状態で、ワード線電圧をVVF5 に設定して、ベリファイ読み出しが行なわれる。ここで、メモリセルのしきい値電圧Vthがワード線電圧VVF5 より大きい(Vth>VVF5 )場合には、セルに電流が流れないことにより、ビット線電圧は変化せず、ノードSAは電源電圧Vccに保持され、NMOSトランジスタN16、N17、N18が導通状態に保持される。

【0437】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF5 より小さい(Vth<VVF5 )場合には、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN1がオンして、電荷の再配分が起こり、ノードSAの電位はビット線電圧と略等しい(VTRN - Vth')となる。ノードSAの電位が(VTRN - Vth')では、NMOSトランジスタN16、N17、N18は完全に導通することはできない。

【0438】また、書き込みデータが"010"のときには、ラッチ回路しQ0の反転ノード/Q0はハイレベルであるから、NMOSトランジスタN21、N25が導通状態に保持される。書き込みデータが"011"のときには、NMOSトランジスタN21、N25は非導通状態となり、ベリファイの対象外となる。

【0439】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LAT1、 $\phi$ LAT4が順次ハイレベルに設定される。

【0440】書き込みデータが"010"でメモリセルのしきい値電圧Vthがワード線電圧VVF5より大きい(Vth>VVF5)場合には、信号 のLAT1がハイレベルの期間では、NMOSトランジスタN22が導通状態に切り換わる。このとき、NMOSトランジスタN21が導通状態で、NMOSトランジスタN16が導通状態であるから、ラッチ回路LQ2の反転ノード/Q2がローレベルになり、ラッチ回路LQ2のノードQ2がハイレベルに反転する。

【0441】信号のLAT4がハイレベルの期間では、NMOSトランジスタN27、N28が導通状態に切り換わる。このとき、NMOSトランジスタN18は導通状態であるから、ラッチ回路LQ0の反転ノード/Q0がローレベルになり、ラッチ回路LQ0のノードQ0がハイレベルに反転する。

【0442】以上により、ワード線電圧をVVF5 に設定

したときには、書き込みデータが"010"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF5より大きい(Vth>VVF5)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"111"に反転し、以後、再書き込みではビット線は電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない

【0443】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF5 より小さい(Vth<VVF5 )場合には、信号φLAT1がハイレベルの期間では、NMOSトランジスタN21が導通状態になり、NMOSトランジスタN21が導通状態になるが、NMOSトランジスタN16が完全に導通しないため、ラッチ回路LQ2を反転させるのに十分な電流が流せない。このため、ラッチ回路LQ2のノードの反転は起こらない。

【0444】信号øLAT4がハイレベルの期間では、 NMOSトランジスタN27、N28が導通状態になる が、NMOSトランジスタN18は完全に導通しないた め、ラッチ回路LQ0を反転させるのに十分な電流が流 せない。このため、ラッチ回路LQ0のノードの反転は 起こらない。

【0445】以上により、ワード線電圧をVVF5 に設定したときには、書き込みデータが"010"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF5 より小さい(Vth<VVF5 )場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"010"のまま変化せず、再書き込み時に、ビット線電圧が書き込み電位に設定されて書き込みが行なわれる。

【0446】なお、この時、書き込みデータが"01 1"のメモリセルについては、NMOSトランジスタN 21、N25が非導通となるため、ベリファイの対象外 となり、ラッチ回路LQ2、LQ1、LQ0のデータは そのまま保持される。また、それ以外のメモリセルについても、ベリファイの対象外となるため、ラッチ回路L Q2、LQ1、LQ0のデータはそのまま保持される。 【0447】ワード線電圧がVVF4に設定されている間では、前述と同様に、電圧VB1のみ電源電圧Vccに設定され、他の電圧VB0、VB2、VB3は接地レベルに設定されている。そして、一定期間、制御信号PGM LRVPCが電源電圧Vccレベルに設定される。

【0448】ワード線電圧をVVF4 に設定してベリファイが行なわれるときには、制御信号PGM\_RVPCを電源電圧Vccレベルに設定すると、書き込みデータ"01x"のときにのみ、ビット線が充電され、他の書き込みデータのときには、ビット線は接地レベルになり、ベリファイの対象外となる。

【0449】ここで、書き込みデータが"O1x"でメモリセルのしきい値電圧Vthがワード線電圧VVF4より大きい(Vth>VVF4)の場合には、セルに電流が流れないことにより、ビット線電圧は変化せず、ノードSA

は電源電圧Vccに保持され、NMOSトランジスタN1 6、N17、N18が導通状態に保持される。

【0450】この状態で、ワード線電圧をVVF4 に設定して、ベリファイ読み出しが行なわれる。そして、一定時間経過後、パルス状の信号である信号φLATOがハイレベルに設定される。

【0451】メモリセルのしきい値電圧Vthがワード線電圧VVF4より大きい場合には、信号φLATOがハイレベルの期間では、NMOSトランジスタN20が導通状態に切り換わる。このとき、NMOSトランジスタN19が導通状態で、NMOSトランジスタN16が導通状態であるから、ラッチ回路LQ2の反転ノード/Q2がローレベルになり、ラッチ回路LQ2のノードQ2がハイレベルに反転する。

【0452】以上により、ワード線電圧をVVF4 に設定したときには、書き込みデータが"011"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF4 より大きい(Vth>VVF4)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"111"に反転し、以後、再書き込みではビット線は電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない。

【0453】書き込みデータが"011"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF4 より小さい(Vth<VVF4 )場合には、NMOSトランジスタN16、N17、N18は完全に導通することはできない。

【0454】したがって、メモリセルのしきい値電圧Vthがワード線電圧VVF4より小さい場合には、信号 ΦLATOがハイレベルの期間では、NMOSトランジスタN2Oが導通状態になり、NMOSトランジスタN19が導通状態になるが、NMOSトランジスタN19が導通状態になるが、NMOSトランジスタN16が完全に導通しないため、ラッチ回路LQ2を反転させるのに十分な電流が流せないため、ラッチ回路LQ2のノードの反転は起こらない。

【0455】以上により、ワード線電圧をVVF4 に設定したときには、書き込みデータが"011"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF4 より小さい(Vth<VVF4)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"011"のまま変化せず、再書き込み時に、ビット線電圧が書き込み電位に設定されて書き込みが行なわれる。

【0456】なお、この時、書き込みデータが"01 0"のメモリセルについては、NMOSトランジスタN 19、N23が非導通となるため、ベリファイの対象外 となり、ラッチ回路しQ2、LQ1、LQ0のデータは そのまま保持される。また、それ以外のメモリセルにつ いても、ベリファイの対象外となるため、ラッチ回路し Q2、LQ1、LQ0のデータはそのまま保持される。 【0457】以下、ワード線電圧をVVF3、VVF2、V

VF1 に設定して、同様にベリファイ動作が行なわれる。 【0458】すなわち、ワード線電圧をVVF3 に設定し てベリファイが行なわれるときには、書き込みデータ" 10x"のときにのみ、ビット線が充電され、他の書き 込みデータのときには、ビット線は接地レベルになり、 ベリファイの対象外となる。そして、一定時間経過後、 パルス状の信号である信号 oLAT3、 oLAT4が順 次ハイレベルに設定される。書き込みデータが"10 O"のメモリセルで、そのしきい値電圧Vthがワード線 電圧VVF3 より大きい(Vth>VVF3 )場合、ラッチ回 路LQ2、LQ1、LQ0のラッチデータは"111" に反転し、以後、再書き込みではビット線BLOは電源 電圧Vcc、チャンネルは非書き込み電位にブーストされ て書き込みされない。書き込みデータが"100"のメ モリセルで、そのしきい値電圧Vthがワード線電圧VVF 3 より小さい(Vth<VVF3 )場合、ラッチ回路LQ 2、LQ1、LQ0のラッチデータは"100"のまま 変化せず、再書き込み時に、ビット線電圧が書き込み電 位に設定されて書き込みが行なわれる。

【0459】ワード線電圧がVVF2 に設定されてベリフ ァイが行なわれるときは、書き込みデータ"10×"の ときにのみビット線が充電され、他の書き込みデータの ときには、ビット線は接地レベルになり、ベリファイの 対象外となる。そして、一定時間経過後、パルス状の信 号である信号øLAT2がハイレベルに設定される。書 き込みデータが"101"のメモリセルで、そのしきい 値電圧Vthがワード線電圧VVF2 より大きい(Vth>V VF2 ) 場合、ラッチ回路LQ2、LQ1、LQ0のラッ チデータは"111"に反転し、以後、再書き込みでは ビット線BLOは電源電圧Vcc、チャンネルは非書き込 み電位にブーストされて書き込みされない。書き込みデ ータが"101"のメモリセルで、そのしきい値電圧V thがワード線電圧VVF2 より小さい(Vth<VVF2 )場 合、ラッチ回路LQ2、LQ1、LQ0のラッチデータ は"101"のまま変化せず、再書き込み時に、ビット 線電圧が書き込み電位に設定されて書き込みが行なわれ る。

【0460】選択ワード線電圧がVVF1 に設定されてベリファイが行なわれるときには、書き込みデータ"110"のときにのみ、ビット線が充電され、他の書き込みデータのときには、ビット線は接地レベルになり、ベリファイの対象外となる。そして、一定時間経過後、パルス状の信号である信号 ø LAT4がハイレベルに設定される。書き込みデータが"110"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF1より大きい(Vth>VVF1)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"111"に反転し、以後、再書き込みではビット線BLは電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない。書き込みデータが"110"のメモリセルで、そのしきい

値電圧Vthがワード線電圧VVF1 より小さい(Vth<VVF1)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"110"のまま変化せず、再書き込み時に、ビット線電圧が書き込み電位に設定されて書き込みが行なわれる。

【0461】上述のように、この発明の第2の実施の形 態では、ベリファイ時には、電圧VBO、VB1、VB 2、VB3のうちの1つを電源電圧Vccとし、他の電圧 を接地レベルとし、書き込みデータに応じてNMOSト ランジスタN3及びN4、N5及びN6、N7及びN 8、N9、N1O及びN11を制御して、電圧VBO、 VB1、VB2、VB3のうちの1つからビット線の充 電電流を流すようにすることで、他の書き込みデータを ベリファイの対象外としている。すなわち、ワード線電 圧VVF7 及びVVF6 でのベリファイ時には、電圧VBO を使うことで、"〇〇x"以外をベリファイの対象外と し、ワード線電圧VVF5 、VVF4 でのベリファイ時に は、電圧VB1を使うことで、" 01x" 以外をベリフ ァイの対象外とし、ワード線電圧VVF3 、VVF2 でのべ リファイ時には、電圧VB2を使うことで、"10x" 以外をベリファイの対象外とし、ワード線電圧VVF1 で のベリファイ時には、電圧VB3を使うことで、"11 0"以外をベリファイの対象外としている。これによ り、ベリファイ時の回路構成が簡単化されている。

【0462】2-4.第2の実施の形態の読み出し時の動作次に、この発明の第2の実施の形態の読み出し動作について図12を参照して説明する。スタンバイ時には、制御信号TRN、AiB、AiNは(Vcc-Vth)のレベルにあり、制御信号DISはハイレベルに設定され、NMOSトランジスタN1が導通状態となり、全ビット線は接地レベルとなる。

【0463】この状態で読み出し動作が起動されると、制御信号DISがローレベルになり、ビット線は接地ラインから切り離される。そして、選択ビット線が例えば偶数ビット線の場合、AiBがP5Vレベル、AiNが接地レベルに設定され、奇数ビット線はラッチから切り離され、制御信号TRNは(Vcc-Vth(=VTRN))に保持され、制御信号Vrefにビット線のリークを補償する電流を流すための電圧が印加される。これと同時に、制御信号RSTにハイレベルが設定され、NMOSトランジスタN12、N13、N14が導通して、ラッチ回路LQ2、LQ1、LQ0のノードQ2、Q1、Q0が全て「0」にリセットされる。

【0464】読み出し動作は、ワード線電圧をVRD7、 VRD6、VRD5、VRD4、VRD3、VRD2、VRD1に順 次下げて行なわれる。読み出し時には、図11Bに示す ように、電圧VB0はVccレベル、電圧VB1、電圧V B2、VB3は接地レベルに常に設定される。

【0465】また、読み出し制御信号RDは常にハイレベルに設定され、NMOSトランジスタN15は、読み

出しの間、常に、導通状態にある。

【0466】先ず、選択ワード線電圧がVRD7 に設定され、制御信号PGM\_RVPCが電源電圧Vccに設定され、NMOSトランジスタN2が導通状態に設定される。

【0467】ここで、NMOSトランジスタN4、N3が導通状態にあれば、電圧VB0からの電流がNMOSトランジスタN4、N3、N2を介して流れ、ビット線が充電される。読み出しの開始時には、ラッチ回路LQ2、LQ1、LQ0が全て「0」にリセットされているため、ラッチ回路LQ2の反転ノード/Q2は「1」、ラッチ回路LQ1の反転ノード/Q1は「1」である。したがって、この時、NMOSトランジスタN4、N3が導通状態である。

【0468】したがって、電圧VBOからの電流がNMOSトランジスタN4、N3、N2を介して流れ、全ての偶数ビット線は(VTRN-Vth')に充電され、NMOSトランジスタHN1がカットオフすることにより、全てのノードSAはリーク補償電流によりVccに充電される。その後、制御信号PGM\_RVPCが接地レベルに戻される。

【0469】ワード線電圧がVRD7での読み出しの結果、メモリセルのしきい値電圧Vthがワード線電圧VRD7より大きい(Vth>VRD7)場合、セル電流が流れないことにより、ノードSAは電源電圧Vccに保持される。このとき、NMOSトランジスタN16、N17、N18が導通状態となる。また、初期状態では、ラッチ回路LQ2、LQ1、LQ0が全て「0」にリセットされているため、NMOSトランジスタN21、N25は導通状態にある。

【0470】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LAT1、 $\phi$ LAT3、 $\phi$ LAT4が順次ハイレベルに設定される。

【0471】信号 $\phi$ LAT1がハイレベルに設定されると、NMOSトランジスタN22が導通状態に設定される。そして、NMOSトランジスタN16、N21は導通している。したがって、ラッチ回路LQ2の反転ノード/Q2が「0」になり、ラッチ回路LQ2のノードQ2が「1」に反転する。

【0472】信号 $\phi$ LAT3がハイレベルに設定されると、NMOSトランジスタN26が導通状態に設定される。そして、NMOSトランジスタN17、N25は導通している。したがって、ラッチ回路LQ1の反転ノード/Q1が「0」になり、ラッチ回路LQ1のノードQ1が「1」に反転する。

【0473】信号

の473】信号

の474がハイレベルに設定されると、NMOSトランジスタN27、N28が

のまずの表して、NMOSトランジスタN18は

通している。したがって、ラッチ回路LQ0の反転ノード/Q0が「0」になり、ラッチ回路LQ0のノードQ

〇が「1」に反転する.

【0474】以上により、メモリセルのしきい値電圧V thがワード線電圧VRD7 より大きい(Vth>VRD7)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータが"111"に反転する。なお、読み出しデータは反転しており、ラッチデータが"111"のときの読み出しデータは"000"である。

【0475】一方、メモリセルのしきい値電圧Vthがワード線電圧VRD7以下(Vth<VRD7)であれば、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN1が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット線電圧と略等しい(VTRN - Vth')となる。このため、NMOSトランジスタN16、N17、N18は完全に導通しない。

【0476】そして、一定時間経過後、パルス状の信号である信号 φ LAT1、 φ LAT3、 φ LAT4が順次ハイレベルに設定される。

【0477】信号のLAT1がハイレベルに設定されると、NMOSトランジスタN22が導通状態に設定される。NMOSトランジスタN22、N21は導通状態であるが、NMOSトランジスタN16は完全に導通していない。したがって、ラッチ回路LQ2を反転させるための十分な電流を流すことはできず、ラッチ回路LQ2のノードの反転は生じない。

【0478】信号のLAT3がハイレベルに設定されると、NMOSトランジスタN26が導通状態に設定される。NMOSトランジスタN26、N25は導通状態であるが、NMOSトランジスタN17は完全に導通していない。したがって、ラッチ回路LQ1を反転させるための十分な電流を流すことはできず、ラッチ回路LQ1のノードの反転は生じない。

【0479】信号のLAT4がハイレベルに設定されると、NMOSトランジスタN27、28が導通状態に設定される。しかし、NMOSトランジスタN18は完全に導通していない。したがって、ラッチ回路LQ0を反転させるための十分な電流を流すことはできず、ラッチ回路LQ0のノードの反転は生じない。

【0480】次に、選択ワード線電圧がVRD6 に設定され、制御信号PGM\_RVPCが電源電圧Vccに設定され、NMOSトランジスタN2が導通状態に設定される。

【0481】ここで、前回に選択ワード線電圧がVRD7に設定して読み出しを行なったときにラッチ回路LQ0、LQ1及びLQ2のノードの反転が起こっていなければ、ラッチ回路LQ0、LQ1、LQ2は初期状態の"000"であるから、NMOSトランジスタN3、N4が導通している。このため、電圧VB0からの電流がNMOSトランジスタN4、N3、N2を介して流れ、メモリセルのしきい値電圧VthがVRD7より低いセ

ルがつながる全ての偶数ビット線はVTRN - Vth' に充電される。

【0482】これに対して、前回に選択ワード線電圧が VRD7 に設定して読み出しを行なったときにラッチ回路 LQ1及びLQ2のノードの反転が起こっていれば、NMOSトランジスタN4、N3が非導通状態となる。そして、NMOSトランジスタN9、N10が導通状態となり、制御信号RDがハイレベルであることによりNMOSトランジスタN15が導通状態となり、電圧VB3の供給源につながる。この場合には、電圧VB1~VB3は接地レベルのため、ノードSAは接地レベルとなり、読み出し動作の対象外となる。

【0483】その後、制御信号PGM\_RVPCが接地レベルに戻される。この時、前回迄にノードの反転が起きていないセルがつながる偶数ビット線は(VTRN -Vth')に充電され、NMOSトランジスタHN1がカットオフすることにより、そのノードSAはVccに充電される。

【0484】ここで、メモリセルのしきい値電圧Vthが ワード線電圧VRD6 より大きい(Vth>VRD6)場合、 セル電流が流れないことにより、ノードSAは電源電圧 Veeに保持される。このとき、NMOSトランジスタN 16、N17、N18が導通状態となる。

【0485】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LAT1、 $\phi$ LAT3が順次ハイレベルに設定される。

【0486】信号 $\phi$ LAT1がハイレベルに設定されると、NMOSトランジスタN22が導通状態に設定される。そして、NMOSトランジスタN16、N21は導通している。したがって、ラッチ回路LQ2の反転ノード/Q2が「0」になり、ラッチ回路LQ2のノードQ2が「1」に反転する。

【0487】信号 $\phi$ LAT3がハイレベルに設定されると、NMOSトランジスタN26が導通状態に設定される。そして、NMOSトランジスタN17、N25は導通している。したがって、ラッチ回路LQ1の反転ノード/Q1が「0」に反転し、ラッチ回路LQ1のノードQ1が「1」に反転する。

【0488】以上により、メモリセルのしきい値電圧Vthがワード線電圧VRD6より大きい(Vth>VRD6)場合、前回迄にラッチの反転が起きていなければ、ラッチ回路LQ2、LQ1、LQ0のラッチデータが 110"に反転する。前回迄にラッチの反転が起きていると、ノードSAは接地レベルとなり、読み出しの対象外となるため、そのデータは保持される。なお、読み出しデータは反転しており、ラッチデータが 110"のときの読み出しデータは"001"である。

【0489】メモリセルのしきい値電圧Vthがワード線 電圧VRD6 より小さい(Vth<VRD6 )場合には、リー ク補償電流より大きいセル電流が流れてビット線電圧は 降下し、NMOSトランジスタHN1が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット 線電圧と略等しい(VTRN - Vth')となる。このため、NMOSトランジスタN16、N17、N18は完全に導通しない。

【0490】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LAT1、 $\phi$ LAT3が順次ハイレベルに設定される。

【0491】信号のLAT1がハイレベルに設定されると、NMOSトランジスタN22が導通状態に設定される。そして、NMOSトランジスタN21は導通状態にあるが、NMOSトランジスタN16は完全に導通していない。したがって、ラッチ回路LQ2を反転させるための十分な電流を流すことはできず、ラッチ回路LQ2のノードの反転は生じない。

【0492】信号のLAT3がハイレベルに設定されると、NMOSトランジスタN26が導通状態に設定される。そして、NMOSトランジスタN25は導通状態であるが、NMOSトランジスタN17は完全に導通していない。したがって、ラッチ回路LQ1を反転させるための十分な電流を流すことはできず、ラッチ回路LQ1のノードの反転は生じない。

【0493】次に、選択ワード線電圧がVRD5 に設定され、制御信号PGM\_RVPCが電源電圧Vccに設定され、NMOSトランジスタN 2が導通状態に設定される。

【0494】ここで、前回までの読み出しで、ラッチ回路LQ1及びLQ2のノードの反転が起こっていなければ、NMOSトランジスタN4、N3が導通状態となり、電圧VB0によりビット線が充電される。なお、前回までの読み出しで、ラッチ回路LQ1及びLQ2のノードの反転が起こっていれば、NMOSトランジスタN4、N3が非導通状態となる。この場合には、電圧VB1~VB3は接地レベルなので、ノードSAは接地レベルとなり、読み出し動作の対象外となる。

【0495】その後、制御信号PGM\_RVPCが接地レベルに戻され、この時、読み出し動作の対象となる偶数ビット線は(VTRN - Vth')に充電され、NMOSトランジスタHN1がカットオフすることにより、読み出し動作の対象となるノードSAはVccに充電される。

【0496】ここで、ワード線電圧がVRD5 での読み出しの結果、メモリセルのしきい値電圧Vthがワード線電圧VRD5 より大きい(Vth>VRD5 )の場合、セル電流が流れないことにより、ノードSAは電源電圧Vccに保持される。このとき、NMOSトランジスタN16、N17、N18が導通状態となる。

【0497】そして、一定時間経過後、パルス状の信号 である信号φLAT1、φLAT4が順次ハイレベルに 設定される

【0498】信号もLAT1がハイレベルに設定される

と、NMOSトランジスタN22が導通状態に設定される。そして、NMOSトランジスタN16, N21は導通している。したがって、ラッチ回路LQ2の反転ノード/Q2が「0」になり、ラッチ回路LQ2のノードQ2が「1」に反転する。

【0499】信号øLAT4がハイレベルに設定されると、NMOSトランジスタN27及びN28が導通状態に設定される。そして、NMOSトランジスタN18は 導通している。したがって、ラッチ回路LQ0の反転ノード/Q0が「0」に反転し、ラッチ回路LQ0のノードQ0が「1」に反転する。

【0500】以上により、メモリセルのしきい値電圧V thがワード線電圧VRD5 より大きい(Vth>VRD5 )場合、前回迄にラッチの反転が起きていなければ、ラッチ 回路しQ2、LQ1、LQ0のラッチデータが"10 1"に反転する。前回迄にラッチの反転が起きていれば、そのデータは保持される。読み出しデータは反転しており、ラッチデータが"101"のときの読み出しデータは"010"である。

【0501】メモリセルのしきい値電圧Vthがワード線電圧VRD5以下(Vth<VRD5)であれば、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN1が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット線電圧と略等しい(VTRN - Vth')となる。このため、NMOSトランジスタN16、N17、N18は完全に導通したい

【0502】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LAT1、 $\phi$ LAT4が順次ハイレベルに設定される。

【0503】信号φLAT1がハイレベルに設定されると、NMOSトランジスタN22が導通状態に設定される。そして、NMOSトランジスタN21は導通状態であるが、NMOSトランジスタN16は完全に導通していない。したがって、ラッチ回路LQ2を反転させるための十分な電流を流すことはできず、ラッチ回路LQ2のノードの反転は生じない。

【0504】信号のLAT4がハイレベルに設定されると、NMOSトランジスタN27、N28が導通状態に設定される。しかし、NMOSトランジスタN18は完全に導通していない。したがって、ラッチ回路LQ0を反転させるための十分な電流を流すことはできず、ラッチ回路LQ0のノードの反転は生じない。

【0505】次に、選択ワード線電圧がVRD4 に設定されて、前述と同様に、読み出しが行なわれる。そして、一定時間経過後、パルス状の信号である信号 ø LAT1がハイレベルに設定される。

【0506】ここで、前回迄にラッチの反転が生じていなければ、メモリセルのしきい値電圧Vthがワード線電圧VRD4 より大きい(Vth>VRD4 )場合、セル電流が

流れないことにより、ノードSAは電源電圧Vccに保持される。このとき、NMOSトランジスタN16、N17、N18が導通状態となる。

【0507】信号のLAT1がハイレベルに設定されると、NMOSトランジスタN22が導通状態に設定される。そして、NMOSトランジスタN16,N21は導通している。したがって、ラッチ回路LQ2の反転ノード/Q2が「0」になり、ラッチ回路LQ2のノードQ2が「1」に反転する。

【0508】以上により、メモリセルのしきい値電圧Vthがワード線電圧VRD4 より大きい(Vth>VRD4)場合、前回迄にラッチの反転が起きていなければ、ラッチ回路LQ2、LQ1、LQ0のラッチデータが"100 に反転する。前回迄にラッチの反転が起きていると、そのデータが保持される。なお、読み出しデータは反転しており、ラッチデータが"100"のときの読み出しデータは、"011"である。

【0509】メモリセルのしきい値電圧Vthがワード線電圧VRD4より小さい(Vth<VRD4)場合には、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN·1が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット線電圧と略等しい(VTRN - Vth')となる。このため、NMOSトランジスタN16、N17、N18は完全に導通しない。

【0510】信号のLAT1がハイレベルに設定されると、NMOSトランジスタN22が導通状態に設定され、また、NMOSトランジスタN21は導通しているが、NMOSトランジスタN16は完全に導通していない。したがって、ラッチ回路LQ2のノードの反転は生じない。

【0511】以下、同様にして、読み出しが行なわれ る。すなわち、選択ワード線電圧がVRD3 に設定され て、読み出しが行なわれる。そして、一定時間経過後、 パルス状の信号である信号のLAT3、のLAT4が順 次ハイレベルに設定される。メモリセルのしきい値電圧 Vthがワード線電圧VRD3 より大きい(Vth>VRD3 ) 場合、前回迄にラッチの反転が起きていなければ、ラッ チ回路LQ2、LQ1、LQ0のラッチデータが"01 1"に反転する。なお、読み出しデータは反転してお り、ラッチデータが"011"のときの読み出しデータ は、"100"である。メモリセルのしきい値電圧Vth がワード線電圧VRD3 より小さい場合、信号 のLAT 3、øLAT4がハイレベルに設定されても、ラッチ回 路LQ1、LQOを反転させるための十分な電流を流す ことはできず、ラッチ回路LQOのノードの反転は生じ ない。

【0512】次に、選択ワード線電圧がVRD2 に設定されて、読み出しが行なわれる。そして、一定時間経過後、パルス状の信号である信号もLAT3がハイレベル

に設定される。メモリセルのしきい値電圧Vthがワード 線電圧VRD2 より大きい(Vth>VRD2 )場合、前回迄 にラッチの反転が起きていなければ、ラッチ回路しQ 2、LQ1、LQ0のラッチデータが"010"に反転 する。なお、読み出しデータは反転しており、ラッチデータが"010"のときの読み出しデータは、"101"である。メモリセルのしきい値電圧Vthがワード線 電圧VRD2 より小さい場合、信号 $\phi$ LAT3がハイレベルに設定されても、ラッチ回路LQ1を反転させるための十分な電流を流すことはできず、ラッチ回路LQ1のノードの反転は生じない。

【0513】次に、選択ワード線電圧がVRD1 に設定されて、読み出しが行なわれる。そして、一定時間経過後、パルス状の信号である信号 o LAT4がハイレベルに設定される。メモリセルのしきい値電圧Vthがワード線電圧VRD1 より大きい(Vth>VRD1)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータが"001"に反転する。なお、読み出しデータは反転しており、ラッチデータが"001"のときの読み出しデータは、"110"である。メモリセルのしきい値電圧Vthがワード線電圧VRD1より小さい場合、信号 o LAT4がハイレベルに設定されても、ラッチ回路LQ0を反転させるための十分な電流を流すことはできず、ラッチ回路Q0のノードの反転は生じない。

【0514】選択ワード線電圧をVRD7  $\sim$ VRD1 に設定して、何れも、ラッチの反転が生じなければ、ラッチ回路LQ2、LQ1、LQ0のデータは $^{"}$ 000 $^{"}$ のままである。ラッチデータが $^{"}$ 000 $^{"}$ のとき、読み出しデータは、 $^{"}$ 111 $^{"}$ である。

【0515】上述のように、この実施の形態では、読み出し時には、前回までの読み出しでラッチ回路のデータの反転が生じている場合には、読み出しの対象外とし、前回までの読み出しでラッチ回路のデータの反転が生じていない場合のみ、読み出しを行なっている。このような構成とすることで、回路規模の縮小が図られている。【0516】3.第3の実施の形態

図13は、この発明に係わる不揮発性半導体記憶装置の 第3の実施形態を示すものである。この不揮発性半導体 記憶装置は、前述の第2の実施の形態と同様に、記憶多 値レベルが8値に対応したものである。

【0517】前述の第2の実施の形態では、最下位ビットのラッチ回路LQOのデータを除いて、ラッチ回路LQ2、LQ1に設定されているラッチデータに応じて、ベリファイ時にビット線をチャージする/しないを制御して、ベリファイを行なっている。そして、最下位ビットのデータであるラッチ回路LQOについては、ノードQOのデータと反転ノード/QOのデータとを、ゲート回路N19及びN23、N21及びN25に供給し、ベリファイ時に最下位ビットが「1」であるか「0」であるかによりラッチ回路のノードの反転を禁止するかどう

かの設定を行なって、ベリファイを対象外とするかどう かを設定している。

【0518】これに対して、第3の実施の形態では、信号WVFHFにより、ベリファイ時に最下位ビットが「1」であるか「0」であるかにより、ビット線の放電の実行を制御して、ベリファイを対象外とするかどうかの設定を行なっている。この第3の実施の形態では、最下位ビットのデータであるラッチ回路LQ0のノードQ0のデータと反転ノード/Q0のデータとにより制御されるゲート回路N19及びN23、N21及び25が不要であるため、更に、回路規模の削減を図ることができる。

【0519】3-1.第3の実施の形態の全体構成 この第3の実施形態は、前述の第2の実施の形態と同様 に、メモリアレイ51と、ビット線電圧発生回路52 と、読み出し/ベリファイ制御回路53とにより構成される。

【0520】メモリアレイ51は、前述の第2の実施の 形態と同様に、メモリセルをマトリクス状に配列して構成されており、夫々メモリセルが共通のワード線WLO ~WL15に接続されたメモリストリングAO及びA1 により構成される。

【0521】ビット線電圧発生回路52は、NMOSトランジスタN51~N64,N72、N73及びインバータの入出力同士を結合してなるラッチ回路LQ2、LQ1、LQ0により構成される。また、ビット線電圧発生回路52からは、電圧VB0、VB1、VB2、VB3の供給ラインが導出される。

【0522】ビット線電圧発生回路52により、書き込み時に、書き込みデータに応じたビット線電圧が発生され、メモリアレイ51に与えられる。また、ベリファイ時には、ビット線電圧発生回路52のラッチ回路しQ2、LQ1、LQ0の記憶ノードQ2、Q1、Q0は、メモリアレイ51のメモリセルに書き込みが十分に行なわれると、"111"に設定される。読み出し時には、メモリアレイ51のメモリセルのしきい値が検出されてデータの読み出が行なわれる。この時、ラッチ回路しQ0、LQ1、LQ2の記憶ノードQ2、Q1、Q0には、読み出されたデータが格納されていく。

【0523】読み出し/ベリファイ制御回路53は、NMOSトランジスタN66~N71から構成される。この読み出し/ベリファイ制御回路53は、読み出し時又はベリファイ時に、ラッチ回路しQ2、LQ1、LQ0の状態を制御するものである。読み出し/ベリファイ制御回路53からは、信号のLAT1、のLAT1、のLAT2の供給ラインが導出され、パルス状の信号が供給される。読み出し/ベリファイ制御回路53のNMOSトランジスタN66、N67、N68のゲート電極は、ノードSAに接続されている。ノードSAは、メモリアレイ51のメモリセルのしきい値を検出するためのノー

ドとなる.

【0524】ノードSAとビット線BLOとの間には、 高耐圧のNMOSトランジスタHN51及びHN53の 直列接続が設けられる。また、ノードSAとビット線B L1との間に、高耐圧のNMOSトランジスタHN52 及びHN54の直列接続が設けられる。NMOSトラン ジスタHN53のゲート電極にアドレスデコード信号A iBが供給される。NMOSトランジスタHN54のゲート電極にアドレスデコード信号AiNが供給される。 NMOSトランジスタHN51、HN52のゲート電極 に、制御信号TRNが供給される。

【0525】ノードSAと接地ラインGNDとの間に、NMOSトランジスタN51が接続される。ノードSAと電源電圧Vccの供給ラインとの間に、PMOSトランジスタP51が接続される。NMOSトランジスタN51のゲート電極には、制御信号DISが供給される。PMOSトランジスタP51のゲート電極には、信号Vrefが供給される。

【0526】ノードSAとビット線電圧発生回路52との間には、NMOSトランジスタN52が設けられている。すなわち、NMOSトランジスタN52のドレインがノードSAに接続される。NMOSトランジスタN52のソースがNMOSトランジスタN53、N55、N57、N59のドレインに接続される。NMOSトランジスタN52のゲート電極には、制御信号PGM\_RVPCが供給される。

【0527】NMOSトランジスタN52のソースと電圧VB0の供給ラインとの間に、NMOSトランジスタN53、N54が直列に接続される。NMOSトランジスタN52のソースと電圧VB1の供給ラインとの間に、NMOSトランジスタN55、N56が直列に接続される。NMOSトランジスタN52のソースと電圧VB2の供給ラインとの間に、NMOSトランジスタN57、N58が直列に接続される。NMOSトランジスタN57、N58が直列に接続される。NMOSトランジスタN50SトランジスタN59、N60、N61が直列に接続されるとともに、NMOSトランジスタN61と並列に、NMOSトランジスタN65が接続される。

【0528】更に、ノードSAと接地ラインとの間に、NMOSトランジスタN72、N73が直列に接続される。NMOSトランジスタN72のゲート電極は、信号WVFHFの供給ラインに接続される。NMOSトランジスタN73のゲート電極は、NMOSトランジスタN61のゲート電極に接続される。

【0529】ラッチ回路LQ2、LQ1、LQ0は、夫々、記憶ノードQ2、Q1、Q0と、その反転記憶ノード/Q2、/Q1、/Q0を有している。なお、/は反転を示すバーを意味している。

【0530】ラッチ回路LQ2の反転記憶ノード/Q2は、NMOSトランジスタN54、N56のゲート電極

に接続される。ラッチ回路LQ2の記憶ノードQ2は、 NMOSトランジスタN57、N59のゲート電極に接続される。

【0531】ラッチ回路LQ1の反転記憶ノード/Q1は、NMOSトランジスタN53、N58のゲート電極に接続される。ラッチ回路LQ1の記憶ノードQ1はNMOSトランジスタN55、N60のゲート電極に接続される。

【0532】ラッチ回路LQ0の反転記憶ノード/Q0は、NMOSトランジスタN61、N73のゲート電極に接続される。NMOSトランジスタN61と並列に接続されたNMOSトランジスタN65のゲート電極には、制御信号RDの供給ラインが接続される。

【0533】また、ラッチ回路LQ2の記憶ノードQ2、ラッチ回路LQ1の記憶ノードQ1、ラッチ回路LQ0の記憶ノードQ0の夫々と接地ラインとの間に、NMOSトランジスタN62、N63、N64が夫々接続される。NMOSトランジスタN62、N63、N64のゲート電極がリセット信号RSTの供給ラインに接続される。

【0534】読み出し/ベリファイ制御回路53において、NMOSトランジスタN66、N67、N68のゲート電極は、ノードSAに接続される。NMOSトランジスタN66のドレインがラッチ回路LQ2の反転記憶ノード/Q2に接続される。NMOSトランジスタN67のドレインがラッチ回路LQ1の反転記憶ノード/Q1に接続される。NMOSトランジスタN68のドレインがラッチ回路LQ0の反転記憶ノード/Q0に接続される。

【0535】NMOSトランジスタN66のソースと接地ラインとの間に、NMOSトランジスタN69が接続される。NMOSトランジスタN67のソースと接地ラインとの間に、NMOSトランジスタN70が接続される。NMOSトランジスタN68と接地ラインとの間に、NMOSトランジスタN71が接続される。

【0536】読み出し/ベリファイ制御回路53からは、信号φLAT0、φLAT1、φLAT2の供給ラインが導出される。NMOSトランジスタN69のゲート電極が信号φLAT0の供給ラインに接続される。NMOSトランジスタN70のゲート電極が信号φLAT1の供給ラインに接続される。NMOSトランジスタN71のゲート電極が信号φLAT2の供給ラインに接続される。

【0537】ラッチ回路LQ2の記憶ノードQ2とバスライン100との間に、NMOSトランジスタN81が接続され、ラッチ回路LQ1の記憶ノードQ1とバスラインIO1との間にNMOSトランジスタN82が接続され、ラッチ回路LQ0の記憶ノードQ0とバスラインIO2との間にNMOSトランジスタN83が接続される。

【0538】また、カラムゲートとしてのNMOSトランジスタN81、N82、N83のゲート電極が信号Y0\_0の供給ラインに接続される。

【0539】3-2. 第3の実施の形態の書き込み時の動作

次に、この発明の第3の実施の形態の書き込み動作を説明する。書き込み時の基本的な動作は、前述の第2の実施の形態と同様である。つまり、スタンバイ時には、信号PGM\_RVPCがローレベルに設定され、NMOSトランジスタN52が非導通状態に保持され、ビット線BLO、BL1がラッチ回路から切り離されている。

【0540】そして、信号DISがハイレベルに設定され、信号TRN、AiB、AiNが(Vcc-Vth)に設定され、ビット線BLO、BLIが接地レベルに設定される

【0541】この状態で書き込みが起動された場合、信号 $Y0\_0$ がハイレベルに設定されて、書き込みデータがラッチ回路LQ2、LQ1、LQ0に取り込まれて保持される。

【0542】その後、信号DISがローレベルに切り換えられ、ビット線BLO、BL1が接地ラインから切り離される。そして、信号TRN、AiB、AiNがVcc以上のハイレベル(例えば読み出し時のパス電圧P5V)に設定されるとともに、信号Vrefがローレベルとされ、PMOSトランジスタP51が導通状態に保持される。これにより、全ビット線BLO、BL1が電源電圧Vccに充電される。

【0543】このとき、ラッチデータに影響がないように、読み出し/ベリファイを制御するための信号 ΦLA T0~ΦLAT2が接地レベルに設定される。また、メモリセルのドレイン側の選択ゲートのゲート電極に接続された選択信号供給線SSLが電源電圧 Vccに設定される。

【0544】書き込み時には、アドレス信号で選択されない方のアドレス例えばAiNが接地レベルとなり、また、信号PGM\_RVPCがハイレベルに設定される。そして、電圧VB3が最も高い電圧となり、電圧VB2が次に高い電圧となり、電圧VB1が次に高い電圧となり、電圧VB1が次に高い電圧となり、電圧VB1が次に高い電圧となり、電圧VB0は接地レベルになるように設定される。【0545】書き込みデータが"00x"(xは0又は1)の場合には、ラッチ回路LQ2及びLQ1の反転ノード/Q2及び/Q1はハイレベルである。このため、NMOSトランジスタN53、N54が導通状態となり、ビット線BL0は、電圧VB0となり、接地レベルに設定される。

【0546】書き込みデータが"01x"の場合には、NMOSトランジスタN55、N56が導通状態となり、ビット線BL0は、電圧VB1に設定される。 【0547】書き込みデータが"10x"の場合には、NMOSトランジスタN57、N58が導通状態とな り、ビットBLOは、電圧VB2に設定される。

【0548】書き込みデータが"110"の場合には、NMOSトランジスタN59、N60、N61が導通状態となる。NMOSトランジスタN59、N60、N61が導通状態となると、ビット線BL0は、電圧VB3に設定される。

【0549】書き込みデータが"111"の場合には、電圧VBO~VB3からの何れのパスもビット線と遮断される。このため、ビット線の電圧は、Vccレベルに保持される。

【0550】以上のプロセスにより、選択ビット線BL 0が書き込みデータに応じた電圧に設定された後、ワード線が書き込み電圧に設定され、非選択のワード線が書き込みパス電圧に設定されて、書き込みが行なわれる。

【0551】3-3. 第3の実施の形態のベリファイ時の動作

次に、この発明の第3の実施の形態のベリファイ読み出し動作について、図14のタイミングチャートに関連付けて説明する。

【0552】ベリファイ読み出し時には、ワード線電圧 に応じて、電圧源VBO~VB3は、前述の第2の実施 例と同様に、図11Aに示すように設定される。

【0553】すなわち、ワード線電圧をVVF7 に設定している間とワード線電圧をVVF6 に設定している間では、電圧VBOが電源電圧Vccに設定され、他の電圧VB1、VB2、VB3は接地レベルに設定される。

【0554】ワード線電圧をVVF5 に設定している間と ワード線電圧をVVF4 に設定している間では、電圧VB 1が電源電圧Vccに設定され、他の電圧VBO、VB 2、VB3は接地レベルに設定される。

【0555】ワード線電圧をVVF3 に設定している間と ワード線電圧をVVF2 に設定している間では、電圧VB 2が電源電圧Vccに設定され、他の電圧VBO、VB 1、VB3は接地レベルに設定される。

【0556】ワード線電圧をVVF1 に設定している間では、電圧VB3が電源電圧Vccに設定され、他の電圧VB0、VB1、VB2は接地レベルに設定される。

【 O 5 5 7 】 また、制御信号W V F H F は、ワード線電圧を V VF7 、 V VF5 、 V VF3 、 V VF 1 に設定している間ではローレベル、ワード線電圧を V VF6 、 V VF4 、 V VF2 に設定している間では、ハイレベルに設定される(プリチャージ時間を除いて)。

【0558】また、ベリファイ時には、制御信号RDは常時ローレベルに設定される。したがって、ベリファイ動作の間、NMOSトランジスタN65は非導通である。

【0559】ベリファイに先立って、一定期間、制御信号DISがハイレベル、AiB、AiNがP5Vに設定され、全ビット線BLO、BL1が接地レベルになる。 【0560】それから、制御信号DISがローレベルに 戻された後、アドレス" Ai" で選択されていない方、例えばAi Nが接地レベルとなり、ビット線BL1がラッチ回路から切り離される。そして、ビット線をクランプするために、制御信号TRNがVTRN (VTRN=Vcc-Vth) に設定され、制御信号Vref にビット線のリークを補償する電流 (<<1  $\mu$  A) を流すための電圧が印加される。

【0561】先ず、選択ワード線電圧をVVF7 に設定したときについて説明する。ワード線電圧がVVF7 に設定されている間では、電圧VBOのみ電源電圧Vccに設定され、他の電圧VB1、VB2、VB3は接地レベルに設定されている。そして、一定期間、制御信号PGM\_RVPCが電源電圧Vccレベルに設定され、NMOSトランジスタN52が導通する。

【0562】ここで、NMOSトランジスタN53及びN54が導通状態にあれば、電圧VBOからの電源Vccにより、ビット線は(VTRN - Vth')に充電されていき、充電後、NチャンネルNMOSトランジスタHN51はカットオフし、ノードSAはVccに充電される。また、他の電圧VB1、VB2、VB3は接地レベルなので、NMOSトランジスタN53及びN54が非導通状態なら、ビット線は充電されず、接地レベルである。

【0563】このように、ワード線電圧をVVF7 に設定して、書き込みデータが"000"のベリファイが行なわれるときには、NMOSトランジスタN53及びN54が導通状態のときにのみ、ビット線が充電される。NMOSトランジスタN53及びN54が導通状態となるのは、ラッチ回路LQ2の反転ノード/Q2がハイレベル、ラッチ回路LQ1の反転ノード/Q1がハイレベルとなるときだけであり、書き込みデータが"00x"のときである。

【0564】このことから、書き込みデータ"00x"のときにのみ、ビット線が充電され、他の書き込みデータのときには、ビット線は接地レベルになり、ベリファイの対象外となる。

【0565】この状態で、制御信号PGM\_RVPCが接地レベルとされ、選択ビット線BLOがビット線電圧発生回路52から切り離される。

【0566】また、ワード線電圧をVVF7 に設定して、ベリファイが行なわれるときには、制御信号WVFHFがローレベルに設定される。そして、一定時間経過後、パルス状の信号である信号のLATO、のLAT1、のLAT2が順次ハイレベルに設定される。

【0567】ここで、メモリセルのしさい値電圧Vthが ワード線電圧VVF7 より大きい(Vth>VVF7)場合に は、セルに電流が流れないことにより、ビット線電圧は 変化せず、ノードSAは電源電圧Vccに保持され、NM OSトランジスタN66、N67、N68が導通状態に 保持される。この場合、書き込みデータ"OOx"のと きにのみベリファイの対象とされているため、 **の**書き込みデータが"000"でメモリセルのしきい値 電圧Vthがワード線電圧VVF7 を越えている(Vth>V VF7 )場合

②書き込みデータが"001"でメモリセルのしきい値 電圧Vthがワード線電圧VVF7を越えている(Vth>V VF7)場合

が考えられる。

【0568】しかしながら、書き込みデータが"00 1"でメモリセルのしきい値Vthがワード線電圧VVF7 を越えていれば、ワード線電圧VVF6 としたときのベリファイで(Vth>VVF6)となり、書き込み十分と判断され、ラッチ回路は"111"になるため、以後、書き込みはなされなくなり、通常ではあり得ない。

【0569】のの場合についてのベリファイ動作について説明する。信号φLATOがハイレベルの期間では、NMOSトランジスタN69が導通状態に切り換わる。このとき、NMOSトランジスタN66が導通状態であるから、ラッチ回路LQ2の反転ノード/Q2がローレベルになり、ラッチ回路LQ2のノードQ2がハイレベルに反転する。

【0570】信号のLAT1がハイレベルの期間では、NMOSトランジスタN70が導通状態に切り換わる。このとき、NMOSトランジスタN70が導通状態で、NMOSトランジスタN67は導通状態であるから、ラッチ回路LQ1の反転ノード/Q1がローレベルになり、ラッチ回路LQ1のノードQ1がハイレベルに反転する。

【0571】信号のLAT2がハイレベルの期間では、NMOSトランジスタN71が導通状態に切り換わる。このとき、NMOSトランジスタN68は導通状態であるから、ラッチ回路LQ0の反転ノード/Q0がローレベルになり、ラッチ回路LQ0のノードQ0がハイレベルに反転する。

【0572】以上により、ワード線電圧をVVF7 に設定したときには、書き込みデータが"000"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF7 より大きい(Vth>VVF7)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"111"に反転し、以後、再書き込みではビット線BL0は電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない。

【0573】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF7より小さい(Vth<VVF7)場合には、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN51がオンして、電荷の再配分が起こり、ノードSAの電位はビット線電圧と略等しい(VTRN - Vth')となり、NMOSトランジスタN66、N67、N68は完全に導通することはできない。

【0574】この場合、

③書き込みデータが"○○○"でメモリセルのしきい値 Vthがワード線電圧VVF7 より小さい(Vth<VVF7) 場合

の書き込みデータが"001"でメモリセルのしきい値 Vthがワード線電圧VVF7 より小さい(Vth<VVF7 ) 場合

が考えられる。

【0575】これらの場合には、信号 φ LAT 0 がハイレベルの期間では、NMOSトランジスタN69が導通状態になるが、NMOSトランジスタN66が完全に導通しないため、ラッチ回路LQ2を反転させるのに十分な電流が流せない。このため、ラッチ回路LQ2のノードの反転は起こらない。

【0576】信号

のNMOSトランジスタN70は

は適田状態になるが、NMOSトランジスタN67が

完全に

で適しないため、ラッチ回路LQ1を反転させるのに十分な

で流が流せない。

このため、ラッチ回路LQ1のノードの反転は起こらない。

【0577】信号

のNMOSトランジスタN71が導通状態になるが、NMOSトランジスタN71が導通状態になるが、NMOSトランジスタN68は完全に導通しないため、ラッチ回路LQ0を反転させるのに十分な電流が流せない。このため、ラッチ回路LQ0のノードの反転は起こらない。

【0578】以上により、ワード線電圧をVVF7 に設定したときには、書き込みデータが"000"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF7 より小さい(Vth<VVF7)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"000"のまま変化せず、再書き込み時に、ビット線電圧が書き込み電位に設定されて書き込みが行なわれる。

【0579】次に、選択ワード線電圧をVVF6 に設定したときについて説明する。ワード線電圧がVVF6 に設定されている間では、"000"のベリファイと同様に、電圧VB0のみ電源電圧Vccに設定され、他の電圧VB1、VB2、VB3は接地レベルに設定されている。そして、一定期間、制御信号PGM\_RVPCが電源電圧Vccレベルに設定され、NMOSトランジスタN52が導通する。

【0580】このとき、前述と同様に、書き込みデータが"00x"のメモリセルのみ、ビット線が充電され、他の書き込みデータのときには、ビット線は接地レベルとなり、ベリファイの対象外となる。

【0581】また、ワード線電圧がVVF6 のときには、 制御信号WVFHFがハイレベルに設定され、NMOS トランジスタN72が導通する。

【0582】このとき、書き込みデータが"000"の メモリセルについては、ラッチ回路LQ0の反転ノード /Q0はハイレベルとなり、NMOSトランジスタN7 3が導通する。このため、ノードSAはNMOSトランジスタN72、N73を介して接地レベルとなる。したがって、書き込みデータが"000"のメモリセルは、ベリファイの対象外となる。

【0583】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LAT0、 $\phi$ LAT1が順次ハイレベルに設定される。

【0584】ここで、メモリセルのしきい値電圧Vthがワード線電圧をVVF6より大きい(Vth>VVF6)場合には、セルに電流が流れないことにより、ビット線電圧は変化せず、ノードSAは電源電圧Vccに保持され、NMOSトランジスタN66、N67、N68が導通状態に保持される。この場合、書き込みデータ"001"のときのみベリファイの対象とされている。

【0585】信号

の10585】信号

の10585】信号

の10585】信号

の10585】信号

の10585】信号

の10585】信号

の10585〕に切り換わる。

このとき、NMOSトランジスタN66は導通状態であるから、ラッチ回路しQ2の反転ノード/Q2がローレベルになり、ラッチ回路しQ2のノードQ2がハイレベルに反転する。

【0586】信号のLAT1がハイレベルの期間では、NMOSトランジスタN70が導通状態に切り換わる。このとき、NMOSトランジスタN67は導通状態であるから、ラッチ回路LQ1の反転ノード/Q1がローレベルになり、ラッチ回路LQ1のノードQ1がハイレベルに反転する。

【0587】以上により、ワード線電圧をVVF6 に設定したとき、書き込みデータが"001"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF6 より大きい(Vth>VVF6)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"111"に反転し、以後、再書き込みではビット線BL0は電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない。

【0588】一方、メモリセルのしきい値電圧Vthがワード線電圧をVVF6 より小さい場合には、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN51がオンして、電荷の再配分が起こり、ノードSAの電位はビット線電圧と略等しい(VTRN - Vth')となる。ノードSAの電位が(VTRN - Vth')では、NMOSトランジスタN66、N67、N68は完全に導通することはできない。

【0589】信号

のLATOがハイレベルの期間では、NMOSトランジスタN69が導通状態になるが、NMOSトランジスタN66が完全に導通しないため、ラッチ回路LQ2を反転させるのに十分な電流を流すことができず、ラッチ回路LQ2のノードの反転は起こらない。

【0590】信号

øLAT1がハイレベルの期間では、 NMOSトランジスタN70は

導通状態になるが、NM OSトランジスタN67は完全に導通しないため、ラッチ回路LQ1を反転させるのに十分な電流を流すことができず、ラッチ回路LQ1のノードの反転は起こらない。

【0591】以上により、ワード線電圧をVVF6に設定したときには、書き込みデータが"001"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF6より小さい(Vth<VVF6)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"001"のまま変化せず、再書き込み時に、ビット線電圧が書き込み電位に設定されて書き込みが行なわれる。

【0592】次に、選択ワード線電圧をVVF5 に設定したときについて説明する。選択ワード線電圧がVVF5 に設定されている間では、電圧VB1のみ電源電圧Vccに設定され、他の電圧VB0、VB2、VB3は接地レベルに設定されている。そして、一定期間、制御信号PGM\_RVPCが電源電圧Vccレベルに設定され、NMOSトランジスタN52が導通する。

【0593】ここで、NMOSトランジスタN55及びN56が導通状態にあれば、電圧VB1からの電源Vccにより、ビット線は(VTRN - Vth')に充電されていき、充電後、NMOSトランジスタHN51はカットオフし、ノードSAはVccに充電される。また、他の電圧VB0、VB2、VB3は接地レベルなので、NMOSトランジスタN55及びN56が非導通状態なら、ビット線は充電されず、接地レベルである。

【0594】このように、ワード線電圧をVVF5 に設定して、書き込みデータが"010"のベリファイが行なわれるときには、NMOSトランジスタN55及びN56が導通状態のときにのみ、ビット線が充電される。

【0595】NMOSトランジスタN55及びN56が 導通状態となるのは、ラッチ回路LQ2の反転ノード/ Q2がハイレベル、ラッチ回路LQ1のノードQ1がハイレベルとなるときだけであり、書き込みデータが"01x"のときである。

【0596】このことから、ワード線電圧を VVF5 に設定して、ベリファイが行なうときには、書き込みデータ" 01 x" のときにのみ、ビット線が充電され、他の書き込みデータのときには、ビット線は接地レベルになり、ベリファイの対象外となる。

【0597】この状態で、ワード線電圧をVVF5に設定して、ベリファイ読み出しが行なわれる。ここで、メモリセルのしきい値電圧Vthがワード線電圧をVVF5より大きい(Vth>VVF5)の場合には、セルに電流が流れないことにより、ビット線電圧は変化せず、ノードSAは電源電圧Vccに保持され、NMOSトランジスタN66、N67、N68が導通状態に保持される。

【0598】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF5 より小さい(Vth<VVF5 )の場合には、リーク補償電流より大きいセル電流が流れてビット

線電圧は降下し、NMOSトランジスタHN51がオンして、電荷の再配分が起こり、ノードSAの電位はビット線電圧と略等しい(VTRN - Vth')となり、NMOSトランジスタN66、N67、N68は完全に導通することはできない。

【0599】そして、一定時間経過後、パルス状の信号である信号 φ LATO、 φ LAT2 が順次ハイレベルに設定される。

【0600】書き込みデータが"010"でメモリセルのしきい値電圧Vthがワード線電圧VVF5より大きい(Vth>VVF5)場合には、信号φLATOがハイレベルの期間では、NMOSトランジスタN69が導通状態に切り換わる。このとき、NMOSトランジスタN66が導通状態であるから、ラッチ回路LQ2の反転ノード/Q2がローレベルになり、ラッチ回路LQ2のノードQ2がハイレベルに反転する。

【0601】信号 のLAT2がハイレベルの期間では、NMOSトランジスタN71が導通状態に切り換わる。このとき、NMOSトランジスタN68は導通状態であるから、ラッチ回路LQ0の反転ノード/Q0がローレベルになり、ラッチ回路LQ0のノードQ0がハイレベルに反転する。

【0602】以上により、ワード線電圧をVVF5 に設定したときには、書き込みデータが"010"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF5 より大きい(Vth>VVF5)場合、ラッチ回路しQ2、LQ1、LQ0のラッチデータは"111"に反転し、以後、再書き込みではビット線は電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない。

【0603】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF5 より小さい(Vth<VVF5 )場合には、信号φLATOがハイレベルの期間では、NMOSトランジスタN69が導通状態になるが、NMOSトランジスタN66が完全に導通しないため、ラッチ回路LQ2を反転させるのに十分な電流が流せない。このため、ラッチ回路LQ2のノードの反転は起こらない。

【0604】信号

の10604】信号

の10604 に対している10604 に対している10604

【0605】以上により、ワード線電圧をVVF5 に設定したときには、書き込みデータが"010"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF5 より小さい(Vth<VVF5)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"010"のまま変化せず、再書き込み時に、ビット線電圧が書き込み電位に設定されて書き込みが行なわれる。

【0606】次に、ワード線電圧をVVF4 に設定したときについて説明する。ワード線電圧がVVF4 に設定されている間では、"010"のベリファイと同様に、電圧VB1のみ電源電圧Vccに設定され、他の電圧VB0、VB2、VB3は接地レベルに設定されている。そして、一定期間、制御信号PGM\_RVPCが電源電圧Vccレベルに設定される。

【0607】このとき、書き込みデータ"O1x"のときにのみ、ビット線が充電され、他の書き込みデータのときには、ビット線は接地レベルになり、ベリファイの対象外となる。そして制御信号PGM\_RVPCをローレベルに立ち下げた後、制御信号WVFHFをハイレベルに設定する。

【0608】このとき、書き込みデータが"010"のメモリセルについては、ラッチ回路LQ0の反転ノードノQ0はハイレベルとなり、NMOSトランジスタN73が導通する。また、この時には、制御信号WVFHFがハイレベルに設定されているため、NMOSトランジスタN72が導通している。このため、ビット線およびノードSAはNMOSトランジスタN72、N73を介して接地レベルとなる。したがって、書き込みデータが"010"のメモリセルは、ベリファイの対象外となり、書き込みデータが"011"のメモリセルのみがベリファイの対象となる。

【0609】そして、一定時間経過後、パルス状の信号である信号のLATOがハイレベルに設定される。

【0610】ここで、書き込みデータが"011"でメモリセルのしきい値電圧Vthがワード線電圧VVF4より大きい(Vth>VVF4)場合には、セルに電流が流れないことにより、ビット線電圧は変化せず、ノードSAは電源電圧Vccに保持され、NMOSトランジスタN66、N67、N68が導通状態に保持される。

【0611】そして、信号φLATOがハイレベルの期間では、NMOSトランジスタN69が導通状態に切り換わる。このとき、NMOSトランジスタN66が導通状態であるから、ラッチ回路LQ2の反転ノード/Q2がローレベルになり、ラッチ回路LQ2のノードQ2がハイレベルに反転する。

【0612】以上により、ワード線電圧をVVF4 に設定したときには、書き込みデータが"011"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF4 より大きい(Vth>VVF4)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータは"111"に反転し、以後、再書き込みではビット線は電源電圧Vcc、チャンネルは非書き込み電位にブーストされて書き込みされない。

【0613】メモリセルのしきい値電圧Vthがワード線電圧VVF4 より小さい(Vth<VVF4 )場合には、NMOSトランジスタN66、N67、N68は完全に導通することはできない。

【0614】したがって、信号のLATOがハイレベルの期間では、NMOSトランジスタN69が導通状態になるが、NMOSトランジスタN66が完全に導通しないため、ラッチ回路LQ2を反転させるのに十分な電流が流せないため、ラッチ回路LQ2のノードの反転は起こらない。

【0615】以上により、書き込みデータが"011"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF4 より小さい(Vth<VVF4)場合、ラッチ回路しQ2、LQ1、LQ0のラッチデータは"011"のまま変化せず、再書き込み時に、ビット線電圧が書き込み電位に設定されて書き込みが行なわれる。

【0616】以下、ワード線電圧をVVF3、VVF2、VF1 に設定したときには、同様の動作でベリファイが行なわれる。

【0617】すなわち、ワード線電圧をVVF3 に設定し ているときには、書き込みデータ"10 x"のときにの み、ビット線が充電され、他の書き込みデータのときに は、ビット線は接地レベルになり、ベリファイの対象外 となる。そして、一定時間経過後、パルス状の信号であ される。書き込みデータが"100"のメモリセルで、 そのしきい値電圧Vthがワード線電圧VVF3 より大きい (Vth>VVF3)場合、ラッチ回路LQ2、LQ1、L Q0のラッチデータは"111"に反転し、以後、再書 き込みではビット線は電源電圧Vcc、チャンネルは非書 き込み電位にブーストされて書き込みされない。書き込 みデータが"100"のメモリセルで、そのしきい値電 圧Vthがワード線電圧VVF3 より小さい(Vth<VVF3) )場合、ラッチ回路LQ2、Q1、Q0のラッチデー タは"100"のまま変化せず、再書き込み時に、ビッ ト線電圧が書き込み電位に設定されて書き込みが行なわ

【0618】ワード線電圧がVVF2 に設定されている間 では、書き込みデータ"10x"のときにのみ、ビット 線が充電され、他の書き込みデータのときには、ビット 線は接地レベルになり、ベリファイの対象外となる。ビ ット線充電終了後、制御信号WVFHFをハイレベルに 設定すると、書き込みデータが"100"のセルのビッ ト線はGNDレベルに放電されてベリファイの対象外と なる。そして、一定時間経過後、パルス状の信号である 信号øLAT1がハイレベルに設定される。書き込みデ ータが"101"のメモリセルで、そのしきい値電圧V thがワード線電圧 VVF2 より大きい(Vth> VVF2)場 合、ラッチ回路LQ2、LQ1、LQ0のラッチデータ は"111"に反転し、以後、再書き込みではビット線 BLOは電源電圧Vcc、チャンネルは非書き込み電位に ブーストされて書き込みされない。書き込みデータが" 101" のメモリセルで、そのしきい値電圧Vthがワー ド線電圧VVF2 より小さい(Vth<VVF2)場合、ラッ

チ回路LQ2、LQ1、LQ0のラッチデータは"10 1"のまま変化せず、再書き込み時に、ビット線電圧が 書き込み電位に設定されて書き込みが行なわれる。

【0619】ワード線電圧がVVF1 に設定されている間 では、書き込みデータ"110"のときにのみ、ビット 線が充電され、他の書き込みデータのときには、ピット 線は接地レベルになり、ベリファイの対象外となる。そ して、一定時間経過後、パルス状の信号である信号もし AT2がハイレベルに設定される。書き込みデータが" 110"のメモリセルで、そのしきい値電圧Vthがワー ド線電圧VVF1 より大きい(Vth>VVF1 )場合、ラッ チ回路LQ2、LQ1、LQ0のラッチデータは"11 1"に反転し、以後、再書き込みではビット線BLOは 電源電圧Vcc、チャンネルは非書き込み電位にブースト されて書き込みされない。書き込みデータが"110" のメモリセルで、そのしきい値電圧Vthがワード線電圧 VVF1 より小さい(Vth<VVF1)場合、ラッチ回路L Q2、LQ1、LQ0のラッチデータは"110"のま ま変化せず、再書き込み時に、ビット線電圧が書き込み 電位に設定されて書き込みが行なわれる。

【0620】3-4. 第3の実施の形態の読み出し時の 動作

次に、この発明の第3の実施の形態の読み出し動作について図15を参照して説明する。読み出し時の基本的な動作は、前述の第2の実施例と同様である。つまり、スタンバイ時には、制御信号TRN、AiB、AiNは(Vcc-Vth)のレベルにあり、制御信号DISはハイレベルに設定される。このとき、NMOSトランジスタN51が導通状態となり、全ビット線は接地レベルとなる。

【0621】この状態で読み出し動作が起動されると、制御信号DISがローレベルになり、ビット線は接地ラインから切り離される。そして、選択ビット線が例えば偶数ビット線の場合、AiBがP5Vレベル、AiNが接地レベルに設定され、奇数ビット線はラッチから切り離され、制御信号TRNは(Vcc-Vth(=VTRN))に保持される。これと同時に、制御信号RSTにハイレベルが設定され、ラッチ回路LQ2、LQ1、LQ0のノードQ2、Q1、Q0が全て「0」にリセットされる。

【0622】読み出し動作は、ワード線をVRD7、VRD6、VRD5、VRD4、VRD3、VRD2、VRD1に順次下げて行なわれる。読み出し時には、図11日に示すように、電圧VB0はVccレベル、電圧VB1、電圧VB2、電圧VB3は接地レベルに常に設定される。そして、この期間中、制御信号Vrefにビット線のリークを補償する電流を流すための電圧が印加されている。

【0623】また、読み出し制御信号RDは常にハイレベルに設定され、NMOSトランジスタN65は、読み出しの間、常に、導通状態にある。また、読み出し時に

は、信号WVFHFは常にローレベルのため、トランジスタN72は常にオフしている。

【0624】先ず、選択ワード線電圧がVRD7 に設定され、制御信号PGM\_RVPCが電源電圧Vccに設定され、NMOSトランジスタN52が導通状態に設定される。

【0625】ここで、NMOSトランジスタN54、N53が導通状態にあれば、電圧VBOからの電流がNMOSトランジスタN54、N53、N52を介して流れ、ビット線が充電される。読み出しの開始時には、ラッチ回路LQ2、LQ1、LQOが全て「0」にリセットされているため、ラッチ回路LQ2の反転ノード/Q1は「1」、ラッチ回路LQ1の反転ノード/Q1は「1」である。したがって、この時、NMOSトランジスタN54、N53が導通状態である。

【0626】したがって、電圧VBOからの電流がNMOSトランジスタN54、N53、N52を介して流れ、全ての偶数ビット線は(VTRN-Vth)に充電され、NMOSトランジスタHN51がカットオフすることにより、全てのノードSAはVccに充電される。その後、制御信号PGM\_RVPCが接地レベルに戻される。

【0627】ワード線電圧がVRD7での読み出しの結果、メモリセルのしきい値電圧Vthがワード線電圧VRD7より大きい(Vth>VRD7)の場合、セル電流が流れないことにより、ノードSAは電源電圧Vccに保持される。このとき、NMOSトランジスタN66、N67、N68が導通状態となる。

【0628】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LAT0、 $\phi$ LAT1、 $\phi$ LAT2が順次ハイレベルに設定される。

【0629】信号φLATOがハイレベルに設定されると、NMOSトランジスタN69が導通状態に設定される。そして、NMOSトランジスタN66は導通している。したがって、ラッチ回路LQ2の反転ノード/Q2が「0」になり、ラッチ回路LQ2のノードQ2が「1」に反転する。

【0630】信号ゥLAT1がハイレベルに設定されると、NMOSトランジスタN70が導通状態に設定される。そして、NMOSトランジスタN67は導通している。したがって、ラッチ回路LQ1の反転ノード/Q1が「0」になり、ラッチ回路LQ1のノードQ1が「1」に反転する。

【0631】信号のLAT2がハイレベルに設定されると、NMOSトランジスタN71が導通状態に設定される。そして、NMOSトランジスタN68は導通している。したがって、ラッチ回路LQ0の反転ノード/Q0が「0」になり、ラッチ回路LQ0のノードQ0が「1」に反転する。

【0632】以上により、メモリセルのしきい値電圧V

thがワード線電圧VRD7 より大きい(Vth> VRD7 )場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータが"111"に反転する。なお、読み出しデータは反転しており、ラッチデータが"111"のときの読み出しデータは、"000"である。

【0633】一方、メモリセルのしきい値電圧Vthがワード線電圧VRD7以下(Vth<VRD7)であれば、リーク補償電圧より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN51が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット線電圧と略等しい(VTRN - Vth)となる。このため、NMOSトランジスタN66、N67、N68は完全に導通しない。

【0634】そして、一定時間経過後、パルス状の信号である信号 φ L A T 0、 φ L A T 1、 φ L A T 2 が 順次ハイレベルに設定される。

【0635】信号øLATOがハイレベルに設定されると、NMOSトランジスタN69が導通状態に設定される。しかし、NMOSトランジスタN66は完全に導通していないため、ラッチ回路LQ2を反転させるための十分な電流を流すことはできず、ラッチ回路LQ2のノードの反転は生じない。

【0636】信号φLAT1がハイレベルに設定されると、NMOSトランジスタN70が導通状態に設定される。しかし、NMOSトランジスタN67は完全に導通していないため、ラッチ回路LQ1を反転させるための十分な電流を流すことはできず、ラッチ回路LQ1のノードの反転は生じない。

【0637】信号

の637】信号

しAT2がハイレベルに設定されると、NMOSトランジスタN71が導通状態に設定される。しかし、NMOSトランジスタN68は完全に導通していないため、ラッチ回路LQ0を反転させるための十分な電流を流すことはできず、ラッチ回路LQ0のノードの反転は生じない。

【0638】次に、選択ワード線電圧がVRD6 に設定され、制御信号PGM\_RVPCが電源電圧Vccに設定され、NMOSトランジスタN52が導通状態に設定される。

【0639】前回に選択ワード線電圧がVRD7 に設定して読み出しを行なったときにラッチ回路LQ1及びLQ2のノードの反転が起こっていないセルにつながるビット線は、電圧VBOからの電流がNMOSトランジスタN54、N53、N52を介して流れ、(VTRN - Vth')に充電され、NMOSトランジスタHN51がカットオフすることにより、そのノードSAはVccに充電される。

【0640】前回に選択ワード線電圧がVRD7 に設定して読み出しを行なったときにラッチ回路しQ1及びしQ2のノードの反転が起こっていれば、NMOSトランジスタN54、N53が非導通状態となる。この場合に

は、読み出し動作の対象外となる。その後、制御信号PGM\_RVPCが接地レベルに戻される。

【0641】ワード線電圧がVRD6での読み出しの結果、メモリセルのしきい値電圧Vthがワード線電圧VRD6より大きい(Vth>VRD6)場合、セル電流が流れないことにより、ノードSAは電源電圧Vccに保持される。このとき、NMOSトランジスタN66、N67、N68が導通状態となる。

【0642】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LATO、 $\phi$ LAT1が順次ハイレベルに設定される。

【0643】信号

の643】信号

【0644】信号φLAT1がハイレベルに設定されると、NMOSトランジスタN70が導通状態に設定される。そして、NMOSトランジスタN67は導通しているため、ラッチ回路LQ1の反転ノード/Q1が「0」になり、ラッチ回路LQ1のノードQ1が「1」に反転する。

【0645】以上により、メモリセルのしきい値電圧V thがワード線電圧VRD6 より大きい(Vth>VRD6 )場合、前回迄にラッチの反転が生じていなければ、ラッチ回路LQ2、LQ1、LQ0のラッチデータが"110"に反転する。前回迄にラッチの反転が生じていれば、そのデータが保持される。なお、読み出しデータは反転しており、ラッチデータが"110"のときの読み出しデータは、"001"である。

【0646】メモリセルのしきい値電圧Vthがワード線電圧VRD6より小さい(Vth < VRD6)場合には、リーク補償電圧より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN51が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット線電圧と略等しい(VTRN - Vth)となる。このため、NMOSトランジスタN66、N67、N68は完全に導通しない。

【0647】そして、一定時間経過後、パルス状の信号である信号 $\phi$ LAT0、 $\phi$ LAT1が順次ハイレベルに設定される。

【0648】信号

の648】信号

【0649】信号

øLAT1がハイレベルに設定されると、NMOSトランジスタN70が導通状態に設定され

る。しかし、NMOSトランジスタN67は完全に導通していないため、ラッチ回路LQ1を反転させるための十分な電流を流すことはできず、ラッチ回路LQ1のノードの反転は生じない。

【0650】次に、選択ワード線電圧がVRD5 に設定され、制御信号PGM\_RVPCが電源電圧Vccに設定され、NMOSトランジスタN52が導通状態に設定される。

【0651】ここで、前回までにノードの反転が起こっていなければ、NMOSトランジスタN54、N53が 導通状態となるため、電圧VBOによりビット線が充電 される。この時、読み出し対象の偶数ビット線は(VTR N - Vth')に充電され、NMOSトランジスタHN5 1がカットオフすることにより、読み出し対象のノード SAはVccに充電される。

【0652】前回までの読み出しで、ラッチ回路LQ1 及びLQ2のノードの反転が起こっていれば、NMOS トランジスタN54、N53が非導通状態となる。この 場合には、読み出し動作の対象外となる。

【0653】その後、制御信号PGM\_RVPCが接地 レベルに戻される。

【0654】ワード線電圧がVRD5 での読み出しの結果、メモリセルのしきい値電圧Vthがワード線電圧VRD5より大きい(Vth>VRD5)の場合、セル電流が流れないことにより、ノードSAは電源電圧Vccに保持される。このとき、NMOSトランジスタN66、N67、N68が導通状態となる。

【0655】そして、一定時間経過後、バルス状の信号である信号 $\phi$ LAT0、 $\phi$ LAT2が順次ハイレベルに設定される。

【0656】信号

の LATOがハイレベルに設定されると、NMOSトランジスタN69が導通状態に設定される。そして、NMOSトランジスタN66は導通しているため、ラッチ回路LQ2の反転ノード/Q2が「0」になり、ラッチ回路LQ2のノードQ2が「1」に反転する。

【0657】信号øLAT2がハイレベルに設定されると、NMOSトランジスタN71が導通状態に設定される。そして、メモリセルのしきい値電圧Vthがワード線電圧VRD5より大きい場合、NMOSトランジスタN68は導通している。したがって、メモリセルのしきい値電圧Vthがワード線電圧VRD5より大きい場合、信号øLAT2がハイレベルに設定されると、ラッチ回路LQ0の反転ノード/QOが「0」になり、ラッチ回路LQ0のノードQOが「1」に反転する。

【0658】以上により、メモリセルのしきい値電圧Vthがワード線電圧VRD5 より大きい(Vth>VRD5)場合、前回迄にラッチの反転が起きていなければ、ラッチ回路LQ2、LQ1、LQ0のラッチデータが"101"に反転する。前回迄にラッチの反転が生じていれ

ば、そのデータが保持される。なお、読み出しデータは 反転しており、ラッチデータが"101"のときの読み 出しデータは、"010"である。

【0659】メモリセルのしきい値電圧Vthがワード線電圧VRD5以下(Vth<VRD5)であれば、リーク補償電圧より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN51が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット線電圧と略等しい(VTRN - Vth')となる。このため、NMOSトランジスタN66、N67、N68は完全に導通しない。

【0660】そして、一定時間経過後、パルス状の信号である信号 φ L A T O、 φ L A T 2 が順次ハイレベルに設定される。

【0661】信号

の661】信号

しATOがハイレベルに設定されると、NMOSトランジスタN69が導通状態に設定される。しかし、NMOSトランジスタN66は完全に導通していないため、ラッチ回路LQ2を反転させるための十分な電流を流すことはできず、ラッチ回路LQ2のノードの反転は生じない。

【0662】信号

の662】信号

しAT2がハイレベルに設定されると、NMOSトランジスタN71が導通状態に設定される。しかし、NMOSトランジスタN68は完全に導通していないため、ラッチ回路LQ0を反転させるための十分な電流を流すことはできず、ラッチ回路LQ0のノードの反転は生じない。

【0663】次に、選択ワード線電圧がVRD4 に設定されて、読み出しが行なわれる。そして、一定時間経過後、パルス状の信号である信号φLAT 0がハイレベルに設定される。

【0664】ワード線電圧がVRD4 での読み出しの結果、メモリセルのしきい値電圧Vthがワード線電圧VRD4 より大きい(Vth>VRD4)場合、セル電流が流れないことにより、ノードSAは電源電圧Vccに保持される。このとき、NMOSトランジスタN66、N67、N68が導通状態となる。

【0665】信号

の665】信号

の665】信号

の665】信号

の665】信号

の665】信号

の669が

導通状態に設定される

の6600

の66000

【0666】以上により、メモリセルのしきい値電圧Vthがワード線電圧VRD4より大きい(Vth>VRD4)場合、前回迄にラッチの反転が起きていなければ、ラッチ回路しQ2、LQ1、LQ0のラッチデータが"100"に反転する。前回迄にラッチの反転が生じていなければ、そのデータが保持される。なお、読み出しデータは反転しており、ラッチデータが"100"のときの読み出しデータは、"011"である。

【0667】メモリセルのしきい値電圧Vthがワード線電圧VRD4 より小さい(Vth<VRD4)場合には、リーク補償電圧より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタHN51が導通状態となり、電荷の再配分が起こり、ノードSAの電圧はビット線電圧と略等しい(VTRN - Vth')となる。このため、NMOSトランジスタN66、N67、N68は完全に導通しない。

【0668】信号のLATOがハイレベルに設定されると、NMOSトランジスタN69が導通状態に設定される。しかし、NMOSトランジスタN66は完全に導通していないため、ラッチ回路LQ2を反転させるための十分な電流を流すことはできず、ラッチ回路LQ2のノードの反転は生じない。

【0669】以下、同様にして、読み出しが行なわれる。すなわち、選択ワード線電圧がVRD3 に設定されて、読み出しが行なわれる。そして、一定時間経過後、パルス状の信号である信号φLAT1、φLAT2が順次ハイレベルに設定される。

【0670】これにより、メモリセルのしきい値電圧Vthがワード線電圧VRD3より大きい(Vth>VRD3)場合、前回迄にラッチの反転が起きていなければ、ラッチ回路LQ2、LQ1、LQ0のラッチデータが"011"に反転する。なお、読み出しデータは反転しており、ラッチデータが"011"のときの読み出しデータは、"100"である。メモリセルのしきい値電圧Vthがワード線電圧VRD3より小さい場合、信号のLAT1、のLAT2がハイレベルに設定されても、ラッチ回路LQ1、LQ0のノードの反転は生じない。

【0671】次に、選択ワード線電圧がVRD2に設定されて、読み出しが行なわれる。そして、一定時間経過後、パルス状の信号である信号 o LAT1がハイレベルに設定される。これにより、メモリセルのしきい値電圧 Vthがワード線電圧 VRD2 より大きい (Vth>VRD2) 場合、前回迄にラッチの反転が起きていなければ、ラッチ回路LQ2、LQ1、LQ0のラッチデータが"010"に反転する。なお、読み出しデータは反転しており、ラッチデータが"010"のときの読み出しデータは、"101"である。メモリセルのしきい値電圧 Vthがワード線電圧 VRD2 より小さい場合、信号 o LAT1がハイレベルに設定されても、ラッチ回路 LQ1を反転させるための十分な電流を流すことはできず、ラッチ回路LQ1のノードの反転は生じない。

【0672】次に、選択ワード線電圧がVRD1 に設定されて、読み出しが行なわれる。そして、一定時間経過後、パルス状の信号である信号のLAT2がハイレベルに設定される。

【0673】これにより、メモリセルのしきい値電圧V

thがワード線電圧 VRD1 より大きい(Vth > VRD1)場合、前回迄にラッチの反転が生じていなければ、ラッチ回路 LQ2、LQ1、LQ0のラッチデータが"00 1"に反転する。なお、読み出しデータは反転しており、ラッチデータが"001"のときの読み出しデータは、"110"である。メモリセルのしきい値電圧 Vthがワード線電圧 VRD1 より小さい場合、信号 o LAT2がハイレベルに設定されても、ラッチ回路 LQ0を反転させるための十分な電流を流すことはできず、ラッチ回路 LQ0のノードの反転は生じない。

【0674】選択ワード線電圧をVRD7 ~VRD1 に設定して、何れも、ラッチの反転が起きていなければ、ラッチ回路LQ2、LQ1、LQ0のデータは、"000"になる。ラッチデータが"000"のときの読み出しデータは"111"である。

【0675】上述のように、この実施の形態では、読み出し時には、前回までの読み出しでラッチ回路のデータの反転が生じている場合には、読み出しの対象外とし、前回までの読み出しでラッチ回路のデータの反転が生じていない場合のみ、読み出しを行なっている。このような構成により、回路規模の縮小が図られている。

【0676】4. 変形例

上述の第1の実施の形態では、メモリセルに4値のデータを記録し、また、第2の実施の形態及び第3の実施の形態では、メモリセルに8値のデータを記録するようにしているが、これに限られるものではない。例えば、メモリセルに16値のデータを記録するようにしても良い

【0677】また、上述の第1、第2および第3の実施の形態では、ベリファイ動作時に、ワード線電圧をしきい値電圧の分布状態に応じて複数の段階に切り換え、ラッチされているデータに応じてビット線をプリチャージする/しないを制御している。

【0678】すなわち、第1の実施の形態においては、ワード線電圧をVVF3に設定するときには、電圧VB0にのみVccの電圧が与えられ、電圧VB1、VB2は接地レベルである。したがって、ラッチ回路にラッチされている書き込みデータが"00"のときのみ、NMOSトランジスタn3、n4が導通状態となり、ビット線をプリチャージし、その他のデータのときには、ビット線をプリチャージしない。

【0679】同様に、ワード線電圧をVVF2に設定するときには、電圧VB1にのみVccの電圧が与えられ、電圧VB0、VB2は接地レベルであり、ラッチ回路にラッチされている書き込みデータが"01"のときのみビット線をプリチャージし、その他のデータのときには、ビット線をプリチャージしない。ワード線電圧をVVF1に設定するときには、電圧VB2にのみVccの電圧が与えられ、電圧VB0、VB1は接地レベルであり、ラッチ回路にラッチされている書き込みデータが"10"の

ときのみビット線をプリチャージし、その他のデータのときには、ビット線をプリチャージしない。

【0680】また、第2の実施の形態および第3の実施の形態においては、ワード線電圧をVVF7及びVVF6に設定するときには、電圧VBOにのみVccの電圧が与えられ、電圧VB1、VB2、VB3は接地レベルである。したがって、ラッチ回路にラッチされている書き込みデータが"00x"のときのみ、NMOSトランジスタN3、N4が導通状態となり、ビット線をプリチャージし、その他のデータのときには、ビット線をプリチャージしない。

【0681】同様に、ワード線電圧をVVF5 及びVVF4 に設定するときには、電圧VB1にのみVccの電圧が与 えられ、電圧VBO、VB2、VB3は接地レベルであ り、ラッチ回路にラッチされている書き込みデータが" 01x"のときのみビット線をプリチャージし、その他 のデータのときには、ビット線をプリチャージしない。 ワード線電圧をVVF3 及びVVF2 に設定するときには、 電圧VB2にのみVccの電圧が与えられ、電圧VBO、 VB1、VB3は接地レベルであり、ラッチ回路にラッ チされている書き込みデータが"10x"のときのみビ ット線をプリチャージし、その他のデータのときには、 ビット線をプリチャージしない。ワード線電圧をVVF1 に設定するときには、電圧VB3にのみVccの電圧が与 えられ、電圧VBO、VB1、VB2は接地レベルであ り、ラッチ回路にラッチされている書き込みデータが" 110" のときのみビット線をプリチャージし、その他 のデータのときには、ビット線をプリチャージしない。 【0682】このようにしてベリファイを行なう際、第 3の実施の形態では、最下位ビットについては、最下位 ビットのノードの状態をNMOSトランジスタN19及 びN23のゲートに与え、その反転ノードの状態をNM OSトランジスタゲートN12、N25に与えて、最下 位ビットのラッチ回路の状態に応じて、ラッチ回路LQ 2、LQ1、LQ0の設定/不設定に制御する構成とし ている。

【0683】更に、第3の実施の形態では、このようにしてベリファイを行なう際、ラッチ回路LQOにラッチされる最下位ビットについては、NMOSトランジスタN72、N73により、最下位ビットの状態に応じて、ビット線のディスチャージするように制御する。

【0684】このように、最下位ビットのラッチ回路の 状態に応じてラッチ回路LQ2、LQ1、の設定/不設 定に制御したり、ビット線のディスチャージを禁止する ように制御したりせず、ラッチデータの全てのビットを 判別して、ビット線のプリチャージをする/しないを制 御するようにしても良い。

【0685】また、読み出し時に、それまでにラッチ回路のノード反転がないときにのみ、ビット線をプリチャージするように制御し、前回までにラッチ回路のノード

の反転があると、ビット線にプリチャージ電流が流れな いようにしている。すなわち、第1の実施の形態におけ る読み出し時には、電圧VBOのみVccとし、電圧VB 1、VB2は接地レベルとする。それまでの読み出しで ラッチ回路の反転が起きていないときのみ、NMOSト ランジスタn4、n3が導通し、電圧VB0によりビッ ト線がプリチャージされてデータの読み出しが行なわ れ、ラッチ回路に読み出しデータが設定される。それま での読み出しでラッチ回路の反転が起きていると、ビッ ト線のプリチャージが行なわれなくなり、それまでのデ ータが保持される。また、第2および第3の実施の形態 における読み出し時には、電圧VBOのみVccとし、電 圧VB1、VB2、VB3は接地レベルとする。それま での読み出しでラッチ回路の反転が起きていないときの み、NMOSトランジスタN4、N3が導通し、電圧V B0によりビット線がプリチャージされてデータの読み 出しが行なわれ、ラッチ回路に読み出しデータが設定さ れる。それまでの読み出しでラッチ回路の反転が起きて いると、ビット線のプリチャージが行なわれなくなり、 それまでのデータが保持される。

【0686】上述の第2の実施の形態及び第3の実施の 形態では、ラッチ回路LQ2、LQ1のデータから、ラ ッチ回路の反転が起きているかどうかを判断するように しているが、ラッチ回路LQ2、LQ1、LQ0の全て のデータから、ラッチ回路の反転が起きているかどうか を判断するようにしても良い。

## [0687]

【発明の効果】この発明によれば、ベリファイ動作時に、ワード線電圧をしきい値電圧の分布状態に応じて複数の段階に設定し、ラッチ回路にラッチされているデータに応じてビット線をプリチャージする/しないように制御し、メモリセルに電流が流れるかどうかによりメモリセルのしきい値がワード線に印加された電圧を越えているかどうかを検出し、検出出力に応じてラッチ回路路ででデータが設定されるようにしている。これにより、回路規模の縮小が図れる。

【0688】この発明によれば、ベリファイ制御手段を、最下位ビットを除いてラッチ回路に所定のデータがラッチされているときにのみ、ビット線にプリチャージ電流を流すように制御する手段と、最下位ビットの状態に応じて、ラッチ回路の状態を設定不能とするように制御する手段とを含むように構成することにより、回路規模の縮小が図れる。

【0689】この発明によれば、ベリファイ制御手段は、最下位ビットを除いてラッチ回路に所定のデータがラッチされているときにのみ、ビット線にプリチャージ電流を流すように制御する手段と、最下位ビットの状態に応じて、ビット線のディスチャージするように制御する手段とを含むようにすることにより、更に、回路規模

の縮小が図れる.

【0690】この発明によれば、読み出し時に、ワード 線電圧をしきい値電圧の分布状態に応じて複数の段階に 切り換え、前回までにラッチ回路のノードの反転が生じ ていないときにのみ、ビット線をプリチャージし、メモ リセルに電流が流れるかどうかによりメモリセルのしき い値がワード線に印加された電圧を越えているかどうか を検出し、検出出力に応じてラッチ回路を確定して、読 み出し時にラッチ回路に格納された読み出しデータが設 定されるようにしている。これにより、回路規模の削減 が図れる。

## 【図面の簡単な説明】

【図1】この発明の第1の実施形態を示す回路図である。

【図2】この発明の第1の実施形態の動作説明に用いる 略線図である。

【図3】この発明の第1の実施形態における書き込み時の説明に用いるタイミング図である。

【図4】この発明の第1の実施形態におけるベリファイ 時の説明に用いるタイミング図である。

【図5】この発明の第1の実施形態における読み出し時の説明に用いるタイミング図である。

【図6】この発明の第2の実施形態を示す回路図である。

【図7】メモリアレイの説明に用いる回路図である。

【図8】8値の書き込みレベルの説明に用いる略線図である。

【図9】この発明の第2の実施形態における書き込み時の説明に用いるタイミング図である。

【図10】この発明の第2の実施形態におけるベリファ イ時の説明に用いるタイミング図である。

【図11】電圧供給端子に与える電圧の説明に用いる略 線図である。

【図12】この発明の第2の実施形態における読み出し 時の説明に用いるタイミング図である。

【図13】この発明の第3の実施形態を示す回路図である。

【図14】この発明の第3の実施形態におけるベリファ イ時の説明に用いるタイミング図である。

【図15】この発明の第3の実施形態における読み出し 時の説明に用いるタイミング図である。

【図16】従来の4値記録の不揮発性半導体記憶装置の 一例の回路図である。

【図17】従来の4値記録の不揮発性半導体記憶装置におけるベリファイ時の説明に用いるタイミング図である

【図18】従来の4値記録の不揮発性半導体記憶装置における読み出し時の説明に用いるタイミング図である。

【図19】従来の8値記録の不揮発性半導体記憶装置の 一例の回路図である。


【図20】従来の8値記録の不揮発性半導体記憶装置の ベリファイの説明に用いるタイミング図である。

【図21】従来の8値記録の不揮発性半導体記憶装置の 読み出しの説明に用いるタイミング図である。


【符号の説明】

11, 21, 51・・・メモリアレイ, 12, , 22. 52・・・ビット線電圧発生回路, 13, 23, 53・ ··読み出し/ベリファイ制御回路、LQO、LQ1. LQ2・・・ラッチ回路






【図7】




【図2】




В	VB VWL	VB0	VB1	VB2
	WFS	Vœ	25	3
	VVF2	GND	∨∞	Ø.
	VVF1	GND	GND	<b>∨</b> ∞

	VW VB	VBO	VB1	VB2
С	VRDI	Vœ	GND	8
	VRD2	Voc	GND	GND
	VRD1	Vœ	GND	GND


【図8】




[図3]







【図5】




【図11】


VB VM	VB0	VB1	VB2	VB3
VVF7	Vcc	GND	GND	GND
VVF6	Vcc	GND	GND	GND
VVF5	GND	Vçc	GMD	GXD
WF4	GND	Vcc	GND	GND
WF3	GND	GND	Vœ	GND
WFZ	GND	GND	Vœ	GND
WFI	GND	GND	GNID	Voc

Α


В	VW VB	VB0	VB1	VB2	VB3
	VR07	Vœ	GND	GND	940
	VRDs	Voc	GND	GND	GND
	VRDS	Vœ	GND	GND	GND
	VRD4	Voc	GND	GND	GND
	VRDO	Vcc	GND	GND	GND
	VRDE	Vcc	амо	GND	CND
	Veni	Vcc	GND	GND	GND

【図13】







[図9]




【図10】




.【図12】




【図14】




【図15】




【図19】



【図20】



【図21】



フロントページの続き

(51) Int. Cl.<sup>7</sup>

識別記号

FΙ

テーマコード(参考)